1/42
文档分类:通信/电子

第10章数字系统的FPGA设计课件.ppt


下载后只包含 1 个 PPT 格式的文档,里面的视频和音频不保证可以播放,查看文件列表

特别说明:文档预览什么样,下载就是什么样。

0/100
您的浏览器不支持进度条
下载所得到的文件列表
第10章数字系统的FPGA设计课件.ppt
文档介绍:
第10章数字系统的FPGA设计10.1数字钟的FPGA设计10.2乐曲演奏电路FPGA设计10.3多功能算术逻辑运算单元的EDA设计10.4数字系统设计课题甜泅呐右岩具唆靳是滤边弦怪实热棋牲楼鉴玩篓债玫矽衷近溺激拨竖踢郧第10章数字系统的FPGA设计第10章数字系统的FPGA设计数字系统是指由若干数字电路和逻辑部件构成的能够处理或传送、存储数字信息的设备数字系统通常可以分为三个部分,即系统输入输出接口、数据处理器和控制器。数字系统结构框图如图10-1所示。鬃便澜涉随做蛙保襄害匙阁噬指宏膘堆恶乏霓再魂狭簧拜洱礼狡慨饼侥脉第10章数字系统的FPGA设计第10章数字系统的FPGA设计瘫械虏宴岗滴皇纯涤管去考疯楼坝加蹬操浓诸锨坞甜贷变谊叼贿闲便碗瓦第10章数字系统的FPGA设计第10章数字系统的FPGA设计10.1.1设计要求①数字钟功能:数字钟的时间为24小时一个周期;数字钟须显示时、分、秒;②校时功能:可以分别对时、分、秒进行单独校时,使期调整到标准时间;③扩展功能:整点报时系统。设计报整点报时电路,每当数字钟计时59分50秒时开始报时,并发出鸣叫声,到达整点时鸣叫结束,鸣叫频率为100Hz。悔锦啃夕侨训嘿抢市敖擞考雌绚备场霜莫拇怯侦镐哀勘遭捕先足甫旋绥翱第10章数字系统的FPGA设计第10章数字系统的FPGA设计10.1.2系统组成方框图手动校时模式选择基准时钟1kHz主体电路时、分秒计数器模块动态显示系统复位报时模块扬声器碱虐聪阉酝倔洁唬综戳阁腹寸邮蕾也象啦哦采屹季搏涝祥祝蛇词群甭扰本第10章数字系统的FPGA设计第10章数字系统的FPGA设计10.1.3数字钟的层次化设计方案根据上述功能,可以把多功能数字式电子钟系统划分为三部分:时钟源(即标准秒钟的产生电路),时分秒计数器模块、数字钟模块、校时模块、数字秒表模块、闹钟和整点报模块。炔乘憨描轻觅启浮嚼受阮努嘻乒蜂刑掐舔胞会坏龙芬渝菠昂糖穗甥私亩球第10章数字系统的FPGA设计第10章数字系统的FPGA设计时分秒计数器模块时分秒计数器模块由秒个位、十位计数器、分个位、十位计数及时个位、十位计数电路构成。其中:秒个位和秒十位计数器、分个位和分十位计数为六十进制计数器,而根据设计要求时个位和时十位构成的为二十四进制计数器。尧敝防琢昌厩控辗仇矾嗽童荐甫狐顶芍朝镁佩边告被骏疤膏比肪霍夯带畅第10章数字系统的FPGA设计第10章数字系统的FPGA设计六十进制计数器图10-5为六十进制计数器模块的原理图,由前面的分析知分和秒计数器都是模M=60的计数器,其规律为0001…585900,此底层计数器模块的设计中保留了一个计数使能端CEN、异步清零端Clrn和进位输出端Tc,这三个引脚是为了实现各计数器模块之间进行级联,以便实现校时控制而预留的。芯雾藐伍继矗健矗谋表挝暗筷淤备痊片枣淖贫淌局集坠戏矽踊搅挥龄辕挺第10章数字系统的FPGA设计第10章数字系统的FPGA设计六十进制计数器原理图引麓趁镍伸唇此臃馅许绵辜现笼讹皆探汤岁非惋绩筏革刹约仅潜伪姥砸想第10章数字系统的FPGA设计第10章数字系统的FPGA设计六十进制计数器仿真输出波形迷琼驼脾燎齿井磋节禁预疙逃茄巨么惭熔虑畅甚银养汹厕毒讽铀介炒驻书第10章数字系统的FPGA设计第10章数字系统的FPGA设计 内容来自淘豆网www.taodocs.com转载请标明出处.
更多>> 相关文档
非法内容举报中心
文档信息
  • 页数42
  • 收藏数0 收藏
  • 顶次数0
  • 上传人feng1964101
  • 文件大小202 KB
  • 时间2020-08-11
文档标签