PCB阻抗设计与电源完整性.docx

PCB阻抗设计与电源完整性现代IC工艺已进入深亚微米(〜,数字信号上升/下降沿为亚纳秒(1〜)量级,使高速数字系统设计面临巨大挑战。IC尺寸越来越小,偏置电压和电源电压越来越低,时钟频率不断上升,微处理器和专用芯片集成的功能越来越多,消耗的功率也越来越大,这对电源分配网络的设计提出了更高的要求。电源分配网络的一种设计方法是目标阻抗法:首先根据系统要求,确定目标阻抗,然后设计电源分配网络的阻抗,使其在一定的频率范围内低于目标阻抗,如图1所示。Jj5—1II-—* i 1 * ■ » 1 J B ■—J 1 1 L IkHi I^HjKiHl图1目标阻抗那么如何确定目标阻抗呢如果工作电压和功率给定, 平均电流可以利用欧姆定律来计算。假设电源的电压只允许在一定的范围内波动(如5%),那么我们可以算出电源分配系统(PDS的目标阻抗:target(正常电源电压) (允许波动的范围)最大电流例如,某FPGA芯片在的上升沿吸入2A的电流,此时电源电压会暂时降低(压降),而地平面电压会暂时被拉高(地弹)。由于电流的瞬变值为2A,电压的瞬变值由V=ZX来决定,Z是从芯片端视出的阻抗,因此,为了避免电压的尖峰波动,在从直流到信号带宽的频率范围内,Z直必须低于某一门限值,如图2所示。图2应满足的目标阻抗在该设计中,为了保持电源完整性,电源一地的电压波动必须保持在标准值的5%以内。因此噪声不能大于X=165mV可以据此按照欧姆定律计算出PDS的最大阻抗165mV/2A=Q,图9-9中虚线部分即为PDS阻抗应该满足的目标区域。对于最低频率,通常是1kHz或者更低的频率一一电源满足阻抗特性的要求,电源和地层的结构通常不会破坏阻抗特性, 因为它们呈现低电阻与电感特性。而当频率高于1kHz时,电流通路的互感大到足以使电压超过限定值,我们可以根据下式来计算需要满足PDS阻抗要求的信号带宽:F(GHz)(nSEC)在该设计中,其带宽为。从上面的式子可以看出,随着电源电压不断减小,瞬间电流不断增大,所允许的最大电源阻抗也大大降低。而当今电路设计的趋势恰恰如此,参见下面微处理器性能参数变化的图表1。综合各因素的影响,几乎每过三年,电源阻抗就要降为原来的五分之一,由此可见,电源阻抗设计对于高速电路设计者来说是至关重要的。表1微处理器性能参数变年伶电压功率耗散|最丈曲流最大尅源阻抗工性频率(伏特:CO)!(宝培)「眺赫兹) !1250 ! 161993iio i121Q2001999i1-8*90 ;