主讲蒋冬初数字电路与系统设计SHUZIDIANLUYULUOJISHEJISHUZIDIANLUYULUOJISHEJISHUZIDIANLUYULUOJISHEJI主讲:蒋冬初DepartmentofPhysicsandElectronics&、、JK触发器、、、触发器时序逻辑电路概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征:任意时刻的输出状态不仅与该当前的输入信号有关,而且与此前电路的状态有关。:具有0和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点:锁存器---对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。;在一定的输入信号的作用下,会从一种状态转换为另一种状态;信号作用消失后,双稳态存储单元电路保持稳态不变。。——双稳态存储单元电路具有记忆1位二进制数据的功能如果Q=1如果Q=0**********.模拟特性分析I1=O2O1=I2双稳态有较强的抗干扰能力,具有记忆功能。
ch5 锁存器和触发器ppt课件 来自淘豆网www.taodocs.com转载请标明出处.