下载此文档

分频电路设计并仿真.docx


文档分类:汽车/机械/制造 | 页数:约5页 举报非法文档有奖
1/5
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/5 下载此文档
文档列表 文档介绍
1,使用原理图文件设计三分频电路:仿真需要设置function功能,然后生成网表(processing)仿真结果:2,使用Verilog程序设计三分频,四分频,五分频设计三分频:modulesanfp(clkin,clkout);inputclkin;outputclkout;reg[1:0]step1,step;always@(posedgeclkin) begin case(step) 2'b00:step<=2'b01; 2'b01:step<=2'b10; 2'b10:step<=2'b00; default:step<=2'b00; endcase endalways@(negedgeclkin) begin case(step1) 2'b00:step1<=2'b01; 2'b01:step1<=2'b10; 2'b10:step1<=2'b00; default:step1<=2'b00; endcase endassignclkout=~(step1[1]|step[1]);endmodule四分频:modulesifenp(clkin,clkout);inputclkin;outputclkout;reg[1:0]count1;always@(posedgeclkin)begincase(count1)2'b00:count1<=2'b01;2'b01:count1<=2'b10;2'b10:count1<=2'b11;2'b11:count1<=2'b00;defaultcount1<=2'b00;endcaseendassignclkout=count1[1];endmodule五分频:modulefivefp(clkin,clkout,clkout1,clkout2);inputclkin;outputclkout,clkout1,clkout2;reg[2:t2;always@(posedgeclkin) b

分频电路设计并仿真 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数5
  • 收藏数0 收藏
  • 顶次数0
  • 上传人qiang19840906
  • 文件大小284 KB
  • 时间2020-10-15