数字逻辑实验.doc

《数字逻辑》实验报告专业年级姓名学号指导老师实验室使用日期苏州大学计算机科学与技术学院统一印制二零零六年八月前言数字逻辑课程实验是为了加深学生对课堂已学过的数字逻辑电路内容的理解,为学生提供必要的实践机会,以增强其感性认识,培养学生分析、设计、组装和调试数字电路的基本技能,使学生掌握数字逻辑电路及实验方法。随着科学技术的发展,尤其是微电子技术和计算机技术的发展,数字逻辑电路的实验也应不断得到更新、完善和开拓。除了对常规的TTL逻辑器件(如逻辑门、触发器等中小规模集成电路)进行实验外,也要学会可编程器件PLD(如CPLD、FPGA等大规模集成电路)的使用,借助计算机辅助设计软件来进行数字电路设计和功能仿真。这种硬件软化的实验方法具有容易设计、容易修改和容易实现等优点,可有效地提高实验效率,正在逐步地取代前一种纯硬件联接逻辑的实验方法,成为数字逻辑电路实验的重要内容。考核方式实验课的考核方式:根据学生实验报告和实验完成情况给出实验成绩。实验课考核成绩采用百分制记分,实验课成绩占课程总成绩的20%。目录实验一、译码器………………………………………………………………………3实验二、译码器的应用(一位全加器)………………………………………………5实验三、优先编码器…………………………………………………………………7实验四、BCD码转换成余3码…………………………………………………………9实验五、四路数据选择器……………………………………………………………12实验六、四位多功能寄存器…………………………………………………………14实验七、110101代码发生器…………………………………………………………16实验八、节拍电位发生器……………………………………………………………19实验九、多谐振荡器…………………………………………………………………21实验十、四位全加器…………………………………………………………………23实验十一、七段LED译码器…………………………………………………………25实验十二、四位二进制/十进制计数器……………………………………………27实验十三、八位左移寄存器…………………………………………………………29实验十四、先进后出堆栈……………………………………………………………31附录1、MDL多功能数字逻辑实验仪介绍……………………………………………34附录2、可编程逻辑器件ispLSI1016简介…………………………………………37附录3、……………………………………………38附录4、MAX+plusⅡ…………………………………………………57实验一、译码器一、实验目的验证3--8译码器的功能。通过实验,学会使用FD-MDL多功能数字路逻辑实验仪;学会对集成电路芯片引脚的辨认,学会使用集成电路芯片。二、-MDL多功能数字路逻辑实验仪。。三、实验原理74LS138引脚图74LS138的CBA三个输入变量,有23种不同状态,每种状态(即输入值)的译码输出分别用Y0~Y7表示它们。任何时刻,Y0~Y7中只有一个信号有效(低电平有效),为“0”,其余无效,为“1”。注意:3--8译码器工作时,按照其功能表,G1引脚应该接“1”(高电平),G2A和G2B引脚应该接“0”(低电平)。四、-(1)置KC2于“停止”,置KC0于“序号”,选实验序号4。(2)KC2于“运行”,置KC1于“单拍”,然后单拍运行,观察指示灯LS2、LS1、LS0、LR7~LR0、LE7~LE0的变化,并填入实验记录表。(3)若某一拍时,LE7~LE0与LR7~LR0状态不同,则应停下来及时检查线路。(4)单拍运行全部正确后,将KC2置于“运行”,KC1置于“连续”,连续运行“三---八译码器”,此时应自动重复显示节拍1至节拍8的实验现象。五、实验结果节拍输入信号实验结果LS2CLS1BLS0ALE7Y7LE6Y6LE5Y5LE4Y4LE3Y3LE2Y2LE1Y1LE0Y0100020013010401151006**********实验二、译码器的应用(一位全加器)实验目的用74LS138和74LS20设计实现一个一位全加器。二、-MDL多功能数字路逻辑实验仪。、74LS20集成电路各一块。三、实验原理图中的“进位入”Ci-1指的是低位的进位输出,“进位出”Ci是本位的进位输出。一位全加器真值表及集成电路引脚如下:四、-(1)置KC2于“停止”,置KC0于“序号”,选实验序号2。(2)置KC2于“运行”,置KC1于“单拍