同步时序逻辑电路的分析.ppt

本次课的要点1时序逻辑电路基本知识(掌握)2同步时序逻辑电路的分析(学会)3同步时序逻辑电路的设计(下次课)§1时序逻辑电路概述数字逻辑电路∫組合逻辑电路组合电路时序逻辑电路—时序电路1、组合电路:电路的输出只与电路的输入有关与电路的前一时刻的状态无关2、时序电路:取决于该时刻电由触发器保存电路在某一给定时刻的输出还取决于前一时刻电路的状态时序电路:组合电路+触发器电路的状态与时间顺序有关·组合逻辑电路结构如下图所示。逻翟x1,x2,…,xn为某一时刻的输入;Z1,Z2,…,Zm为该时刻的输出。输出函数集Zi=fi(x1,x2,…,Xn),i=1,2,,m输出zi仅是输入x的函数,即只与当前的输入有关。时序逻辑电路的结构如下图所示组逻存储器件它由组合逻辑和存储器件两部分构成x1,x2,…,xn为时序电路的外部输入;Z1,Z2,…,Zm为时序电路的外部输出;yr为时序电路的内部输入(或称状态);Y1,Y2,…,Yp为时序电路的内部输出(或称激励)。时序电路的组合逻辑部分用来产生电路的输出和激励,存储器件部分是用其不同的状态(y12y2,…,yr)来“记忆电路过去的输入情况。上图所示的时序电路逻辑功能的函数一般表达式为Zi=gi(x1,x2r)i=1,2(5-1)Yj=fj(x1,x2,…,xn;yl’y2,…yr)j1,2,…,p(5-2式(5-1)称为输出函数式(5-2)称为激励函数这两个函数都与变量x,y有关,也即电路的输出不仅与电路的输入有关,而且与电路的状态有关时序电路一般结构输入X1信号Ⅺ,状态变更与CP同步异步一无统一CP,状态变更不同步,逐级进行按输出信号特点分Meay型一输出不仅与存贮状态有关,还与外部输入有关Moe型一输出仅与存贮状态有关按通用性功能分典型时序一移存器、计数器、序列信号发生/检测器一般时序一任意时序逻辑命题时序电路的状态表和状态图状态表反映时序电路的输出Z、次态ya+1、输入x和现态y之间的逻辑关系和状态转换规律的表格。现态Q1Q000011/101/00100/010/01001/011/0次态/输出1110/000/1Meay型电路·如果同步时序电路的输出是输入和现态的函数,即Zi=fi(x1,x2,灬,xn;y1,y2,…yr,i=1,2,…,m,则称该电路为Mealy型电路。Meay型同步时序电路状态表的格式如表所示。表格的上方从左到右列出输入x1,x2,…,xn的全部组合,表格左边从上到下列出电路的全部状态y,表格的中间列出对应不同输入组合的现态下的次态y艹和输出z。这个表的读法是,处于状态y的时序电路,当输入x时,输出为Z,在时钟脉冲作用下,电路进入次态yn+1现态输入X