时序逻辑电路内容简介.ppt

G第章时序逻辑电路
内容简介
时序电路的基本分析与设计方法;计数器、寄
存器、锁存器、顺序脉冲信号发生器的电路结构及
其应用。
重点内容
时序逻辑电路的分析与设计方法;运用“反馈
归零法
反馈置数法”、“反馈置最小数法”
和“级联法”等四种方法构成“N进制计数器”。
路移
园)51时序逻辑电路的分析和设计
方法
时序逻辑电路的结构及特点
时序逻辑电路一一任何一个时刻的输出状态不仅取
决于当时的输入信号,还与电路的原状态有关。
时序电路的特点:
(1)含有具有记忆输入X
元件(最常用的是触
信号Ⅺ
组合电路
输出
信号
发器)
(2)具有反馈通道。
触发器
触发器
输出信号
路移
G)=、时序逻辑电路的一般分析方法
分析时序逻辑电路的一般步骤
由逻辑图写出:各触发器的时钟方程;时序电路的输出方程
各触发器的驱动方程。
,求得时序逻辑电路
的状态方程
,列出该时序电路的状态表,画出
状态图或时序图。
根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功
路移
G)三、时序逻辑电路的设计方法
1、时序逻辑电路的设计步骤
所谓时序逻辑电路的设计,是根据要求实现的逻辑功能,求岀满
足此功能的最简单的时序逻辑电路的过程。一般步骤如下
1)分析设计要求,建立原始状态图或原始状态转换表
首先分析给定的逻辑问题,明确输入、输出变量,并且定义其对
应的意义;再设定电路的状态数,将电路的状态按顺序编号,然后
按照题意画出原始状态图或原始状态转换表
(2)进行状态化简,求出最简状态图
在原始状态图中,凡是输入相同输出也相同,要转换的次态也相
同的状态,皆称为等价状态。状态化简就是将多个等价状态合并,
丢掉多余状态,从而得到最简状态。
(3)状态分配
状态分配又叫做状态编码或状态赋值。若最简状态图中状态数
为N,则触发器的数目n应满足关系2n≥N2n1
路移
G
(4)选定触发器的类型,求出时钟方程、输出方程、
状态方程和驱动方程。
(5)画逻辑电路图
根据求岀的时钟方程、驱动方程、输岀方程及选定触
发器的类型,便可画出所要设计的逻辑电路图。
(6)检查设计的电路能否自启动。
把无效状态代入电路检查,在时钟脉冲作用下能够进
入有效循环,则说明该电路有自启动能力。如果无效状态
形成了循环,则说明所设计的电路不能自启动,则应采取
两种措施解决。一种是修改逻辑设计电路,另一种是通过
预置数的方法,将电路的初始状态值置成有效状态之一。
路移
G

例试设计一个同步六进制加法计数器
解:(1)依题意,可画出如图所示状态图
Q,Q,Q,/C
从图中看出:状态图不包括二个无效状态110和111,可作任意
外瑰择触发器,求时钟方程、输出方程和状态方程
①选择触发器:∵N=62mN>2n1又JK触发器功能齐全,使
用灵活
n=3即选用3个下降沿触发的边沿JK触发器
②求时钟方程:采用同步方案CP=CP1=CP2=CP
③求输出信号Y的最简表达式[(a)
④求状态方程[见图510(b、c、4,)]路移鸟微
G
Q7Q0
100 onr
xX××
YQ2Qo
(b)Q2Q1Q
(a)Y的卡诺图
QrQ0
mDo Q
c)Q"的卡诺图
(d)QT的卡诺图
Qa的卡诺图
图510YQ2+Q",Q″的卡诺图
路移
G
:Y=Q2Q
在本例中把每一个触发器次态为1时所对应的现态的最小项
加起来,使获得该位上次态的标准“与或”表示;把输出为1时
所对应的现态加起来,使得到输出信号Y的标准“与或”表示
路移
G
(3)求驱动方程
对照K触发器的特性方程形式:Q+1=JQ"+kQ
变换得到:Q=Q"Q"+Q2Q"=QQ"(Q"+Q2)+Q2"Q
QeQ2+902+Q2
Q!Q"Q2+Q0Q2(约束项Q2"Q1"Q0n应去掉)
e=(222)2+2Q
1Q+1Q
路移
G
比较式g=JQ"+KQ"和式Q=Q"=1Q1"+1Q"得驱动方程
Q
K1=Q0
FF
(4)画逻辑电路图
Cl
cl
K
22
例题逻辑电路图
路移