集成电路工艺复习资料样稿.doc

特征尺寸（ Critical Dimension,CD）概念
特征尺寸是芯片上最小物理尺寸，是衡量工艺难度标志，代表集成电路工艺水平。①在CMOS技术中，特征尺寸通常指MOS管沟道长度，也指多晶硅栅线宽。②在双极技术中，特征尺寸通常指接触孔尺寸。
集成电路制造步骤：
①Wafer preparation(硅片准备)
②Wafer fabrication (硅片制造)
③Wafer test/sort (硅片测试和拣选)
④Assembly and packaging (装配和封装)
⑤Final test(终测)
单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。区熔法（FZ法）特点使用掺杂好多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉小。
不一样晶向硅片，它化学、电学、和机械性质全部不一样，这会影响最终器件性能。比如迁移率，界面态等。MOS集成电路通常见（100）晶面或<100>晶向；双极集成电路通常见（111）晶面或<111>晶向。
硅热氧化概念、氧化工艺目标、氧化方法及其化学反应式。
氧化概念：硅热氧化是氧分子或水分子在高温下和硅发生化学反应，并在硅片表面生长氧化硅过程。
氧化工艺目标：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方法及其化学反应式：①干氧氧化：Si＋O2 →SiO2
②湿氧氧化：Si ＋ H2O ＋O2 → SiO2+H2
③水汽氧化：Si ＋ H2O → SiO2 ＋ H2
硅氧化温度：750 ℃ ～1100℃
硅热氧化过程分为两个阶段：
第一阶段：反应速度决定氧化速度，关键因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，关键因为氧分子、水分子不足，硅原子充足
在实际SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷： 指Na＋、K＋离子，起源于工艺中化学试剂、器皿和多种沾污等。
②. 固定电荷：指在SiO2 – Si 界面2nm以内过剩硅离子，可采取掺***氧化降低。
③. 界面态：指界面陷阱电荷(缺点、悬挂键），能够采取氢气退火降低。
④. 陷阱电荷：由辐射产生。
（硅热氧化）掺***氧化工艺
在氧化工艺中，通常在氧化系统中通入少许HCl气体（浓度在3％以下）以改善SiO2 – Si界面特征。其优点：
①.***离子进入SiO2－Si界面和正电荷中和以降低界面处电荷积累。
②.氧化前通入***气处理氧化系统以降低可动离子沾污。
SiO2-Si界面杂质分凝（Dopant Segregation）：高温过程中，杂质在两种材料中重新分布，氧化硅吸引受主杂质（B）、排斥施主杂质（P、 As）。
SiO2在集成电路中用途
①栅氧层：做MOS结构电介质层（热生长）
②场氧层：限制带电载流子场区隔离（热生长或沉积）
③保护层：保护器件以免划伤和离子沾污（热生长）
④注入阻挡层：局部离子注入掺杂时，阻挡注入掺杂（热生长）
⑤垫氧层：减小氮化硅和硅之间应力（热生长）
⑥注入缓冲层：减小离子注入损伤及沟道效应（热生长）
⑦层间介质：用于导电金属之间绝缘（沉积）
硅热氧化工艺中影响二氧化硅生长原因
①氧化温度；
②氧化时间；
③掺杂效应：重掺杂硅要比轻掺杂氧化速率快
④硅片晶向：<111>硅单晶氧化速率比<100>稍快
⑤反应室压力：压力越高氧化速率越快
⑥氧化方法：湿氧氧化比干氧氧化速度快
热生长氧化层和沉积氧化层区分
①结构及质量：热生长比沉积结构致密，质量好。
②成膜温度：热生长比沉积温度高。可在400℃取得沉积氧化层，在第一层金属布线形成完进行，做为金属之间层间介质和顶层钝化层。
③硅消耗：热生长消耗硅，沉积不消耗硅。
杂质在硅中扩散机制
①间隙式扩散；②替位式扩散。
扩散杂质余误差函数分布特点（恒定表面源扩散属于此分布）
①杂质表面浓度由该种杂质在扩散温度下固溶度所决定。当扩散温度不变时，表面杂质浓度维持不变；
②扩散时间越长，扩散温度越高，则扩散进入硅片内杂质总量就越多；
③扩散时间越长，扩散温度越高，杂质扩散得越深。
扩散杂质高斯分布特点（有限源扩散属于此分布）
①在整个扩散过程中，杂质总量保持不变；
②扩散时间越长，扩散温度越高，则杂质扩散得越深，表面浓度越低；
③表面杂质浓度可控。
结深定义
杂质扩散浓度分布曲线和衬底掺杂浓度曲线交点位置称为结深。
离子注入概念：
离子注入是在高真空复杂系统中，产生电离杂质并形成高能量离子束，入射到硅片靶中进行掺杂过程。
离子注入工艺相对于热扩散工艺优缺点：
优点：①正确地控制掺杂浓度和掺杂深度；②能够取得任意杂质浓度分布；③杂质浓度均匀性、反复