2021年度数字电子技术课程报告数字钟的与制作报告.doc

《数字电子技术》课程设计汇报
数字钟设计和制作
设计要求:
1、 正确计时, 以数字形式显示时、 分、 秒时间;
2、 小时为24进制, 分和秒计时要求为60进制;
3、 含有校时功效;
4、 整点报时。
姓名:

学号:

专业:
网络工程
班级:

成绩: 评阅人:
安徽科技学院理学院
数字钟设计和制作
数字钟是一个用数字电路技术实现时、 分、 秒计时装置, 和机械式时钟相比含有更高正确性和直观性, 且无机械装置, 含有更更长使用寿命, 所以得到了广泛使用。
数字钟从原理上讲是一个经典数字电路, 其中包含了组合逻辑电路和时序电路。 所以, 我们此次经过设计和制作数字钟, 。
一、 设计要求
（一）设计指标
1、 正确计时, 以数字形式显示时、 分、 秒时间;
2、 小时为24进制, 分和秒计时要求为60进制;
3、 含有校时功效;
4、 整点报时。
（二）设计要求
1、 画出电路原理图（或仿真电路图）;
2、 元器件及参数选择;
3、 电路仿真和调试;
（三）制作要求 自行装配和调试, 并能发觉问题和处理问题。
（四）编写设计汇报 写出设计和制作全过程, 附上相关资料和图纸, 有心得体会。
二、 原理框图
1．数字钟组成
数字钟实际上是一个对标准频率（1HZ）进行计数计数电路。 因为计数起始时间不可能和标按时间（如北京时间）一致, 故需要在电路上加一个校时电路, 同时标准1HZ时间信号必需做到正确稳定。 通常使用石英晶体振荡器电路组成数字钟。
图1 数字钟组成框图
2．晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定正确32768Ｈz方波信号, 可确保数字钟走时正确及稳定。 不管是指针式电子钟还是数字显示电子钟全部使用了晶体振荡器电路。 通常输出为方波数字式晶体振荡器电路通常有两类, 一类是用ＴＴＬ门电路组成; 另一类是经过ＣＭＯＳ非门组成电路, 此次设计采取了后一个。 图2所表示, 由ＣＭＯＳ非门Ｕ１和晶体、 电容和电阻组成晶体振荡器电路, Ｕ２实现整形功效, 将振荡器输出近似于正弦波波形转换为较理想方波。 输出反馈电阻Ｒ１为非门提供偏置, 使电路工作于放大区域, 即非门功效近似于一个高增益反相放大器。 电容Ｃ１、 Ｃ２和晶体组成一个谐振型网络, 完成对振荡频率控制功效, 同时提供了一个１８０度相移, 从而和非门组成一个正反馈网络, 实现了振荡器功效。 因为晶体含有较高频率稳定性及正确性, 从而确保了输出频率稳定和正确。
图2 CMOS 晶体振荡器（仿真电路）
3．时间记数电路
图3 74HC390逻辑框图
通常采取10进制计数器如74HC290、 74HC390等来实现时间计数单元计数功效。 此次设计中选择74HC390。 由其内部逻辑框图可知, 其为双2-5-10异步计数器, 并每一计数器全部有一个异步清零端（高电平有效）。
秒个位计数单元为１０进制计数器, 无需进制转换, 只需将ＱＡ和ＣＰＢ（下降沿有效）相连即可。 ＣＰＡ（下降没效）和１ＨZ秒输入信号相连, Ｑ３可作为向上进位信号和十位计数单元ＣＰＡ相连。
秒十位计数单元为６进制计数器, 需要进制转换。 将１０进制计数器转换为６进制计数器电路连接方法图４所表示, 其中Ｑ２可作为向上进位信号和分个位计数单元ＣＰＡ相连。
图4 十进制-六进制转换电路
分个位和分十位计数单元电路结构分别和秒个位和秒十位计数单元完全相同, 只不过分个位计数单元Ｑ
３作为向上进位信号应和分十位计数单元ＣＰＡ相连, 分十位计数单元Ｑ２作为向上进位信号应和时个位计数单元ＣＰＡ相连。
时个位计数单元电路结构仍和秒或个位计数单元相同, 不过要求, 整个时计数单元应为１２进制计数器, 不是１０整数倍, 所以需将个位和十位计数单元合并为一个整体才能进行１２进制转换。 利用１片７４ＨＣ３９０实现１２进制计数功效电路图5所表示。
图5 十二进制电路
另外, 图5所表示电路中, 尚余－２进制计数单元, 恰好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。
4．译码驱动及显示单元电路
选择ＣＤ４５１１作为显示译码电路; 选择ＬＥＤ数码管作为显示单元电路。 由CD4