2020年8086引脚信号.ppt

一. 8086的总线时序
总线操作是指CPU通过总线对外的各种操作
8086的总线操作主要有：
存储器读、存储器写、 I/O读操作、 I/O写操作
中断响应操作，总线请求及响应操作
描述总线操作的微处理器时序有三级：
指令周期 → 总线周期 → 时钟周期
时序：CPU各引脚信号在时间上的关系。
总线时序：描述CPU引脚如何实现总线操作
CPU时序决定系统各部件间的同步和定时
1
8086引脚信号
2021/1/13
一. 8086的总线时序
指令周期是指执行一条指令所需要的时间。
若干总线周期组成一个指令周期。
总线周期是指CPU从存储器或输入/输出端口，存/取一个字节,即进行一次数据传送的时间。
一个总线周期至少包括4个时钟周期。
时钟周期：相邻两个脉冲之间的时间间隔，是CPU的基本时间单位，它由计算机主频决定。用Ti表示。
当需要延长总线周期时需要插入等待状态Tw
2
8086引脚信号
2021/1/13
一. 8086的总线时序
任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码
从内存取操作数将引起存储器读总线周期，往内存存结果将引起存储器写总线周期
只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期
3
8086引脚信号
2021/1/13
一. 8086的总线时序
总线操作中如何实现时序同步是关键
CPU总线周期采用同步时序：
各部件都以系统时钟信号为基准
当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和M）
CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作
4
8086引脚信号
2021/1/13
二、 8086 的引脚信号及功能
学****时请特别关注以下几个方面：
引脚的功能
信号的流向
有效电平
三态能力
指引脚信号的定义、作用；通常采用英文单词或其缩写表示
信号从芯片向外输出，还是从外部输入芯片，或者是双向的
起作用的逻辑电平
高、低电平有效
上升、下降边沿有效
输出正常的低电平、高电平外，还可以输出高阻的第三态
5
8086引脚信号
2021/1/13
1. 8086的两种工作模式
两种模式构成两种不同规模的应用系统
最小模式
构成小规模的应用系统——单处理器系统
8086本身提供所有的系统总线信号
最大模式
构成较大规模的应用系统——多处理器系统，例如可以接入数值协处理器8087
控制信号较多，8086和总线控制器8288共同形成系统总线信号
6
8086引脚信号
2021/1/13
1. 8086的两种模式
两种模式利用MN/MX*引脚区别
MN/MX*接高电平为最小模式
MN/MX*接低电平为最大模式
硬件决定工作方式
两种模式下的内部操作并没有区别
本书以最小模式展开基本原理
IBM PC/XT采用最大模式
通常在信号名称加
上划线（如：MX）或星号（如：MX*）
表示低电平有效
7
8086引脚信号
2021/1/13
8086的引脚图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
AD14
AD13
AD12
AD11
AD10
AD9
AD8
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
NMI
INTR
CLK
GND
VCC
AD15
A16 / S3
A17 / S4
A18 / S5
A19 / S6
BHE*/S7
MN / MX*
RD*
HOLD (RQ*/ GT0*)
HLDA (RQ1* /GT1*)
WR* (LOCK*)
M* / IO ( S2* )
DT / R* ( S1* )
DEN* ( S0* )
ALE (QS0)
INTA* (QS1)
TEST*
READY
RESET
8086
双列直插式封装，40根引脚
工作频率5MHz ，工作电源+5V
8
8086引脚信号
2021/1/13
2. 最小模式的引脚信号
数据和地址引脚
读写控制引脚
中断请求和响应引脚
总线请求和响应引脚
其它引脚
9
8086引脚信号
2021/1/13
1）. 数据和地址