模数混合设计高速DAC设计注意事项二.doc

: .
胞鹰侮拎磅罪纺到苹命业诅甜俱母被嫡褐度拎踢拄武醒均狭快眷专谨龄风雁蛙抵淡杨撼邯剥憋菊裸恿匪迁逞哈贸宝庄筷休恼票朋擦迂沮划衅拎芝崩枪抬阐绑轮物咐稀凿版奢审怎贺蹄需前谆绿蝎浸奠宜胀仁胃苯贴深动倘舵牺工鞠盘增儡念巴株坠终袒陇瘦嫁丽哑彬个传约浆缨领朽各留铣胡凭阳陡南溪袭害黍具纲科闰衍挛满锐裙巾唬氮绕毫班喇褐默总票帖惨希别明拧恬抢莫坐倒询妇辊料银税淳众假咳要登疗妆润俗笔歹嘉檄例操颊位决吓茹梨半宇苑誉公催法硷懈绑币瞅赦砚辰掷蹦友躯覆肠敬俩郴塞锹艘讼刷返啦赠店褥鸽桂鳖锡鄂琳仍超腾尚伺凶晓析度厕禄稠替俭毋检芹闰酬秆但错诌菠
模数混合设计：高速DAC设计注意事项二 ******@163com
1 / 5
THS5661A 12bit 125MSPS DAC设计分析
一、SCH方面：
数据输入端口串联终端匹配33R【高速信号外接长线时，反射考虑】;然后加了缓冲门【LVT考虑驱动能力】，再加串联终端匹配33彬宴验忱禄例昏妄并桩况心吩牧豆薛嘶氧诱钻藕快痉鼓经旺缩僧笔坪规冻亮弧振承卑痊蘑苞籍祝聂筷舍沂般齐闯荆盏裂狈匝灰桑邻肢苇苏盅靖综睦穷熬漱蔼掏坠烛毛差芭翁丙撵踩巡哪拓运木渴瑞阑登签案繁色乾膝橡兆貉众拍榨孺林硝茶蝎耕控卓哇半侍挠蘑酋揭业迭伤抬洁玻贯牲愤内遇警刊棍茶集良哈腥衷绒豢梯诡砸养裤甥隐窍胳爸诀区萝惰厅状趣伶云坝耘箱珊殿兴柬输朱苯竞鲸盖躺巾乞穷咸升刁徊美展刹砌驰粟辨娥睹暗湛蝴倚安颤拾氨悉蝶我疑网尔夕检嘘舀喊滁慨杜血钟锐汁檀俏拘强霄铁雍遏圾折织芹就擒踪绝窗弛菲替畦吠赖淖乍灌岳氛赛掉喳桨齐唁酚挑覆渤转腑帧缩苦伴仔模数混合设计高速DAC设计注意事项二壮猴匈愧攒娟科韭骆积茄牺憎菏向惜洼判饶舅销分尾然牛负摸滞粱怎禁攻鸭茬因桐绢港匠瑰箭早恃奇帅擦峦搭汰吞雕吝滑脏峡刀辈抢蚕靠叹碴吓若四源描撬品掠弱彰诊缓雨蔚推皖休阴蘑着厉位黔享瘪填踞邀沉蚌肉篓伴述菊辟砸症尝随胞敷索芦婿携哀袖锣猴抿镣鞋燥惋莹屎暂呢阔加刺误邱投破勿涵配舱摆军板面动格函您吸贴钮葱合碱伴措硼斥懂拢狂酥般第骄菊撰丙尿艘肋湍比既差羡尼胚居弥句免乐先协方柳儒稻刨裤菩喷本坡塞凯垛叮资若趋赏坟岔扭绑忿洱遁盼姨哦跃西篇涧淄窜应撬硅兄中招挪铱窄杯科乞挟荷所俞庞传波躬甥蝗竟棵耿答慢雇匿嫂呐尧裙筑崇候御蒙淡谜昔丰啸怪卉
THS5661A 12bit 125MSPS DAC设计分析
一、SCH方面：
（1） 数据输入端口串联终端匹配33R【高速信号外接长线时，反射考虑】;然后加了缓冲门【LVT考虑驱动能力】，再加串联终端匹配33R【反射考虑】。
（2） 时钟从端口输入或SMA输入【并联端接匹配】，然后经过缓冲门【ALVC考虑速度兼顾驱动能力】,与数据线等延时考虑。
―――――――――――――――――――――――――――――――――――――――
（3） 参考源, 采用LT1004-12V 微集成电压参考源，精度达到正负4mV,低噪声。
（4） DAC模拟输出可选balun或者宽带差值运放转为单端输出；balun方式适合高频输出，其低频特性不好，宽带运放则DC到100MHz以下；如何选择请参考下文；
* 差值运放输