一位全加器:
计算机组成原理11
2021/1/16
1
一位全加器真值表:
计算机组成原理11
2021/1/16
2
一位全加器的逻辑图:
1
=1
&
&
=1
计算机组成原理11
2021/1/16
3
多功能算术逻辑运算单元(ALU)
1.并行加法器及其进位链
并行加法器使用的全加器的位数与操作数的位数相同,它能够同时对操作数的各位进行相加,所以称为并行加法器。
将进位信号的产生与传递的逻辑结构称为进位链。
计算机组成原理11
2021/1/16
4
补码加减法的实现逻辑框图
计算机组成原理11
2021/1/16
5
(1)串行进位的并行加法器
当操作数为n+1位长时,需要用n+l位全加器构成加法器。
延迟时间:包括进位信号的产生和传递所占用的时间及加法器本身求和的延迟时间。
特点:线路简单,速度慢。
计算机组成原理11
2021/1/16
6
串行进位的并行加法器:
计算机组成原理11
2021/1/16
7
(2)并行进位的并行加法器
要提高加法器的运算速度,就必须解决进位信号的产生和传递问题。
设 = 称为进位传递函数或进位传递条件。
设 = 称为进位产生函数或本地进位。
由于在一位全加器中,进位信号可表示为:
计算机组成原理11
2021/1/16
8
将串行进位链的表达式改写成如下形式:
各进位信号的产生不再与低位的进位信号有关,而只与两个参加运算的数和C0有关.
计算机组成原理11
2021/1/16
9
1)组内并行、组间串行的进位链
这种进位链也称为单重分组跳跃进位。以16位加法器为例,一般可分作4个小组,每小组4位,每组内部都采用并行进位结构,组间采用串行进位传递结构。
计算机组成原理11
2021/1/16
10
2021年计算机组成原理11 来自淘豆网www.taodocs.com转载请标明出处.