（eda）基于fpga的4路定时抢答器设计说明书.doc

信息科学与技术学院 EDA 技术课程设计题目名称: 基于 FPGA 的4 路定时抢答器设计学生姓名: 学号: 专业年级: 指导教师: 时间: 2013/1/7 目录内容摘要....................................................................................................................................... 3 1. 实验目的......................................................................................................................................... 3 2. 设计任务与要求............................................................................................................................. 3 3. 方案选择与说明............................................................................................................................. 3 方案选择论证...................................................................................................................... 3 模块选择介绍...................................................................................................................... 4 4. 硬件原理电路图的设计及分析.................................................................................................... 4 总系统结构图...................................................................................................................... 4 各模块程序和仿真图.......................................................................................................... 5 5. 性能测试与分析........................................................................................................................... 10 6. 心得体会....................................................................................................................................... 11 参考文献........................................................................................................................................... 11 内容摘要 EDA 技术是现代电子信息工程领域的一门新技术,他是先进的计算机工作平台上开发出来的一套电子系统设计的软硬件工具,并设计先进的电子系统设计方法。本文介绍了以 FPGA 为基础的四路抢答器的设计,此次设计是一个有 4 组抢答输入, 并具有抢答计时控制, 到时报警以及时间显示等功能的通用型抢答器。此次设计它以 VHD L 硬件描述为平台, 结合动手实践完成。该抢答器分为五个模块: 抢答模块、计时模块、选择模块,位循环模块和译码模块。利用 MAX+PlusII 工具软件完成率编译仿真验证。 1. 实验目的通过本课程的学****使学生掌握可编程器件、 EDA 开发系统软件、硬