数字逻辑设计及应用：chap8 Sequential Logic Design Practices.ppt

Chapter 8 Sequential logic design practices
SSI Latches and Flip-flops
Binary Counters
Shift registers
SSI Latches and Flip-flops
Chapter 8 Sequential logic design practices
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
1,2C
1D
2D
3,4C
3D
4D
74x375
D Latches
PR
D Q
CLK Q
CLR
74x74
PR
J Q
CLK
K Q
CLR
74x109
P687 Fig 8-3
Pinouts
4-bit Flip-flop74x175（异步清零）
1D
2D
3D
4D
CLK
CLR_L
8-bit Register
74x374（三态输出）
P692图8-10
OE
输出使能
74x377
（置数使能）
74x273
（异步清零）
CLK
74x374
（输出使能）
74x374
输出使能
8位触发器
74x373
输出使能
8位锁存器
Binary Counters
Chapter 8 Sequential logic design practices
When (i-1)th bit changes
from 10，ith bit toggles
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
Ripple counter
LSB
MSB
速度慢，
最坏情况，第n位要经过 n×tTQ 的延迟时间
—— 异步时序
CLK
Q
Q
T
Q
Q
T
Q
Q
T
Q
Q
T
Q0
Q1
Q2
Q3
Ripple counter