时序逻辑电路ppt.ppt

时序逻辑电路
结构模型
时序逻辑电路
一个逻辑电路，它在任一时刻的输出状态不但与当时的输入状态有关，而且还与电路之前的状态有关。
Input X
Output Z
驱动信号W
状态信号Q
存储电路
组合电路
目 录
锁存器和寄存器及其实验
串入并出移位寄存器
8位数据输入与显示实验
锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号。
锁存：把信号暂存以维持某种电平状态。
锁存器描述
4
74HC373：带三态输出的并入并出八D电平触发锁存器
D[7:0] 输入数据线
Q[7:0] 输出数据线
LE 锁存输入信号
OE 允许输出信号
八D锁存器74HC373
5
74HC373电路原理图
八D锁存器74HC373
6
三态门
D锁存器
OE = 1时，8位输出Q0~Q7呈高阻状态；
OE = 0时，锁存器L1~L8的输出出现在输出Q0~Q7上。
八D锁存器74HC373
7
0/1
LE = 1时，锁存器打开，锁存器的输出随输入变化；
LE = 0时，输入信号被锁存，之后锁存器的输出不随输入变化。
八D锁存器74HC373
8
八D锁存器74HC373
特性表
输入
内部
锁存
输出
Qn
功能描述
LE
Dn
1 × × × 高阻 总线隔离
0 × 0 0 锁存
0
0 × 1 1 锁存
1 0 0 0 透明传输
1 1 1 1 透明传输
Q
LE
D
OE
_
高阻
透明传输
锁存
透明传输
锁存
八D锁存器74HC373
10