biostar布线(Routing)_设计规范_Ver1.1.pdf.pdf

布线( Routing ) 设计规范 VER -、布线(Routing)设计的基本规范 、直角。采用45°走线。 线要尽量短,线宽要尽量宽。 ,线尽量少打VIA,不允许跨切割面。 、输出信号尽量避免相邻平行走线,最好在线间加地线,以防反馈耦合。 、模拟地要分开,对低频电路,地应尽量采用单点并联接地;高频电路宜采用多点串联接地。对于数字电路,地线应闭合成环路,以提高抗噪声能力。 、打孔要均匀,避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时,应加辅助线使板面金属线分布基本平衡。 ≥4mil,最小线距要求为≥ (如贴片器件相邻的焊盘)时,焊点间不得直接相连。 。 ,附加线应该尽量短,且加在Bottom 层上,如下图: 不准布线、铺铜。 以外40mil 内禁止布线、铺铜。 ,间距尽量拉大,能达到3W 为好。 ,尽量少打过孔,必须打孔时,应两线一同打孔,以做到阻抗匹配,线要求等长。 1 布线( Routing ) 设计规范 VER : ? Use side-by-side breakout for package to maintain symmetry and avoid tight bends。? Full ground plane reference and stitching vias required for lay er transition ? Clearance near plane void 2 布线( Routing ) 设计规范 VER 3 ? Avoid trace over anti-pad ? Avoid tight bends: No 90 o bends; impact to less and jitter bud gets. ? Keep angles >= 135o (α) and keep minimum air gap: A>= 3x the tr ace width. ? Length of B and C >= the width of the trace. ? Ac coupling caps size: 0402 best, 0603 ok. No 0805 size or C- packs. The Caps must be symmetric placement。 布线( Routing ) 设计规范 VER 二、时钟(CLK)布线规范 影响最大的因素之一。时钟线应少打过孔,尽量避免和其它信号线并行走线,且应远离一般信号线,避免对信号线的干扰。 ,以防止电源和时钟互相干扰。 ,两根不同频率的时钟线不可并行走线。 ,理想距离为40-80MIL。 ,理想距离40-200MIL。 连接器附近时,理想距离100-300MIL,防止高频时钟耦合到输出的cable 线上并沿线发射出去,以产生EMI 问题。 ,其下方不可走线,应在其下方铺铜,必要时还可以对其专门割地。 ,这些晶振下方也不应走线,要铺铜隔离。同时可将晶振外壳接地。 信号线要按照相应Design Guide 的要求做调长度处理。 IC 的POWER PIN 要有相应的滤波去藕电容,电容不能摆放太远。 a).电容PIN 到IC PIN 走线比较长……………………× b).电容PIN 到IC PIN 走线长度………………………√ c).电容PIN 到IC PIN 走线过细………………………× d).电容PIN 到IC PIN 较长的走线……………………× e).电容PIN 到IC PIN 线宽不一致……………………× 即:尽量使去藕电容的接脚引线足够短,足够粗,这样引线的阻抗才会降低,电容对高频的杂讯的滤除能力也会相应的加强。 4 布线( Routing ) 设计规范 VER 落VIA 的最佳位置: a) VIA 不在电容的PAD 和时钟产生器的PIN 脚之间…………………………√ b) VIA 不在电容的PAD 和时钟