常用电路的 PCB 设计设计设计 ---DDR
DDR—Double Data Rate SDRAM
以 IXP2400 的 dual in-line memory module(DIMM) DDR 内存条为例
ECC—Error Checking and Correction
DDR 的上电顺序 :
DDR 条主要分为以上几类信号
其中 DATA 信号 (DQ/ECC/DM) 是以 DQS 作为参考时钟的 ,即 DATA 信号是在 DQS 信号的上
升和下降沿沿都发生数据传输 .
而其他信号则是以 CLK 的差分时钟做为参考时钟的 .
FEEDBACK 信号是处理器的自环反馈信号
DDR SDRAM system memory interface implements the low swing,high speed, terminated
SSTL_2 topology.
(1)SDQ/SDM 和 SDQS 间的对应关系 /以及 DATA 信号组的走线拓朴要求求 :
Signal Group: Data-SDQ[63:0],SECC[7:0],SDQS[8:0],SDM[8:0]
Length Mathing Requirements: A(2’-’),B(0-500mil),C(0-500mil).
(2) DDR Control Signals:SCKE[1:0],SCS#[1:0]
SCS#--chip select
SCKE—clock enable
长度要求求 :A(3’-’),B(200-800mil)
SCS#/SCKE (Y) to SCK/SCK#(X): Y ≤(X-’).
(3) DDR Address/Command Signals—SMA[8:0],SBA[1:0],SRAS#,SCAS#
长度要求求 : A(’-’),B ≤800mils
CMD (X) to
DDR电路的PCB设计 来自淘豆网www.taodocs.com转载请标明出处.