下载此文档

DDR电路的PCB设计.pdf


文档分类:汽车/机械/制造 | 页数:约8页 举报非法文档有奖
1/8
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/8 下载此文档
文档列表 文档介绍
常用电路的 PCB 设计设计设计 ---DDR
DDR—Double Data Rate SDRAM
以 IXP2400 的 dual in-line memory module(DIMM) DDR 内存条为例


ECC—Error Checking and Correction
DDR 的上电顺序 :
DDR 条主要分为以上几类信号
其中 DATA 信号 (DQ/ECC/DM) 是以 DQS 作为参考时钟的 ,即 DATA 信号是在 DQS 信号的上
升和下降沿沿都发生数据传输 .
而其他信号则是以 CLK 的差分时钟做为参考时钟的 .
FEEDBACK 信号是处理器的自环反馈信号

DDR SDRAM system memory interface implements the low swing,high speed, terminated
SSTL_2 topology.

(1)SDQ/SDM 和 SDQS 间的对应关系 /以及 DATA 信号组的走线拓朴要求求 :

Signal Group: Data-SDQ[63:0],SECC[7:0],SDQS[8:0],SDM[8:0]
Length Mathing Requirements: A(2’-’),B(0-500mil),C(0-500mil).
(2) DDR Control Signals:SCKE[1:0],SCS#[1:0]
SCS#--chip select
SCKE—clock enable

长度要求求 :A(3’-’),B(200-800mil)
SCS#/SCKE (Y) to SCK/SCK#(X): Y ≤(X-’).
(3) DDR Address/Command Signals—SMA[8:0],SBA[1:0],SRAS#,SCAS#

长度要求求 : A(’-’),B ≤800mils
CMD (X) to

DDR电路的PCB设计 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数8
  • 收藏数0 收藏
  • 顶次数0
  • 上传人陈潇睡不醒
  • 文件大小293 KB
  • 时间2021-03-26