Qsys系统设计指南.doc

Revised by Petrel at 2021
Qsys系统设计指南
Qsys系统设计指南

软硬件需求
概述
下载、安装设计实例
打开实例工程

建立数据模式发生器（DataPatternGenerator）
建立新的带有时钟源的Qsys系统
加入管道桥（PipelineBridge）
加入定制模式发生器（CustomPatternGenerator）
加入PRBS模式发生器
加入2-1流复用器（Two-to-OneStreamingMultiplexer）
校验存储器地址映射（MemoryAddressMap）
连接复位信号（ResetSignals）和插入适配器（Adapters）
建立数据模式校验器（DataPatternChecker）
建立新的Qsys系统并设置时钟源
加入管道桥（PipelineBridge）
加入1-2流解复用器（One-to-TwoStreamingDemultiplexer）
加入定制模式校验器（CustomPatternC）
加入PRBS模式校验器
校验存储器地址映射（MemoryAddressMap）
连接复位信号
（AssemblingHierarchicalSystems）
建立层级存储器检测器（HierarchicalMemoryTester）
加入数据模式发生器（DataPatternGenerator）
加入模式校验器（DataPatternChecker）
加入存储器主元件（MemoryMasterComponents）
连接复位信号
指定存储器地址映射（MemoryAddressMap）
完成顶层系统（Top-LevelSystem）
编译并下载软件到开发板
（SystemConsole）验证硬件
理解脚本（UnderstandingtheScripts）
打开实例工程（TutorialProject）
加入JTAG-to-Avalon主桥（MasterBridge）
编译并使用系统控制台控制开发板
（CustomComponents）
在Qsys中产生Testbench系统
打开实例工程（TutorialProject）
为设计测试（DesignUnderTest）建立一个新的Qsys系统
导出所有设计测试接口（DesignUnderTestInterfaces）
产生一个QsysTestbench系统
产生QsysTestbench系统仿真模型
在ModelSim-Altera软件中执行仿真
设置仿真环境
执行仿真
附加信息
文档版本历史
如何联系Altera

本指南介绍可在QuartusII软件中使用的Qsys系统集成工具。本指南介绍了如何设计一个使用不同的测试模式来测试一个外部存储器件的系统。通过系统需求分析，硬件设计任务，以及系统性能分析，重点在于构架系统。在理解Qsys开发流程的基础上，可以进一步设计自己的Qsys系统。

本指南需要下面的软件支持：

系统需求及安装指令请参考AlteraSoftwareInstallationandLicensing

，可以从QsysTutorialDesignExample网站下载。该设计实例文件包括可设置选择Altera开发板的工程文件。
如果满足下面的要求，可以根据本指南建立任何Altera开发板或自定制板的Qsys系统。
板上必须包括Altera的Arria、Cyclone或Stratix系列FPGA。
FPGA必须包括至少12K逻辑单元（LEs）或自适应查找表（ALUTs）。
FPGA必须包括至少150Kb嵌入式存储器。
板上必须有JTAG接口，用于主机监控板上FPGA内部存储器程序执行。
板上必须包括用于设计测试的存储器。例如，任意具有Avalon-MM从接口的基于Qsys控制器的存储器。
为了在开发板上完成本指南，请参考开发板文档中对时钟频率和引脚描述。对于Altera开发板，可以在相关参考手册中找到对应信息。

本指南中建立的Qsys系统用来测试一个同步动态随机存储器（SDRAM）。最终的系统在层级子系统中包括SDRAM控制器，一个NiosII处理器和一些嵌入式外设。通过添加不同的Qsys元件来产生测试数据，访问存储器以及验证返回数据，从而完成Qsys系统。
最终系统包括下