时序逻辑电路.docx

第六章 时序逻辑电路
内容提要
【熟悉】触发器四种电路结构及行动特点,四种逻辑成果及其逻辑干系、逻辑标记,逻辑成果的四种描述要领
【掌握】时序电路的特点和一般阐发要领
【熟悉】寄存器的成果、分类及使用要领, 双向移位寄存器的级联
【掌握】计数器的成果和分类,级联法、置位法组成N进制计数器
【掌握】555定时器组成三种电路的事情特点、连接要领及主要参数
一．网上导学
二．典典范题
三．本章小结
四****题答案
网上导学
§
时序逻辑电路的特点：任意时刻的输出不但取决于该时刻的输入，并且还和电路原来的状态有关，所以时序电路具有影象成果。
在第五章中，向大家介绍了组合电路。
组合电路的特点是其任意时刻的输出状态仅取决于该时刻的输入状态。
２．时序电路逻辑成果描述要领
在上面给出的时序电路结构框图中，包罗组合逻辑电路和具有影象成果的存储电路。
输出变量y1，y2，y3。。。。yb，合称输出矢量Y(t)。
输入变量x1，x2，x3。。。。xa，合称输入矢量X(t)。
同样，存储电路的输入、输出称之为矢量P(t)和矢量Q(t)
凭据结构图，我们可以列出三组方程：设tn+1，tn分别为相邻的两个离散的时间瞬间。
矢量Y(tn)是X(tn)，Q(tn)的函数，称输出方程。
矢量P(tn)是X(tn)，Q(tn)的函数，称驱动方程。
矢量Q(tn+1)是P(tn)，Q(tn)的函数，称状态方程。
本节问答题
1．什么叫组合逻辑电路？
2．什么叫时序逻辑电路？
3．它们在逻辑成果和电路结构上各有什么特点？
4．在时序电路中，时间量tn+1，tn各是怎样界说的？描述时序电路成果需要几个方程，它们各体现什么寄义？
§ 触发器
在这一节中,向大家介绍一种最根本的存储电路触发器（flip-flop）。
触发器具有以下根本特点：
（１）具有两个稳定的（０和１）状态，能存储一位二进制信息；
（２）凭据差别的输入，可将输出置成０或１状态；
（３）当输入信号消失后，被置成的状态能生存下来。
一．电路结构及逻辑标记
在本书第三章里，我们讲了种种门电路，若把两个反相器凭据a图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平。这样，可以把A，C视为同一点（下面的b图和c图）。在C图中，A，B两点始终反相，并且电路状态稳定，在没有外界滋扰大概触发的状态下，电路能够保持稳定的输出。(这一点,大家可以稍作阐发即可得知)。d图是c图的****惯画法。将D图加上触发端，就组成了根本RS触发器。
下面a图示出了根本RS触发器的逻辑图和标记。它由两个与非门交错耦合组成，有两输入端（触发端）A和B。根本RS触发器有两个稳定的状态：一个是Q=1，=0的1状态（Q， 分别体现触发器的同相和反相输出端，如果Q端输出为1，则称触发器为1状态，如果Q端输出为0，则称触发器为0状态），另一个是Q=0，=1的0状态。正常事情时，Q和是一对互补的输出状态。两个输入端A，B中，使Q=1的输入端称置位端（Set），使Q=0的端称复位端（Reset），上图的A端和S非端（）称置位端，B端和R非端（
QN
QN＋1
说明
0
0
0
不允许
不满足约束条件
0
0
1
不允许
不满足约束条件
0
1
0
0
置0
0
1
1
0
置0
1
0
0
1
置1
1
0
1
1
置1
1
1
0
0
保持原态
1
1
1
1
保持原态
、，现态Qn和次态 Qn＋1干系的成果表。
由表可以看出：
⑴根本RS触发器具有保持成果, (=1, =1)；
⑵当 =0(=1)时，触发器具有置０成果，将端称为复位端，低电平有效；
⑶当=0(=1)时，触发器具有置１成果，将端称为置位端，低电平有效；
⑷由与非门组成的根本ＲＳ触发器输入低电平有效。
⑸Qn , Qn＋1体现前后两个离散时间触发器的状态，上标n和n+1均体现前后两个离散的时间.
注意:当, 端均为0时，由于根本RS触发器在触发器正常事情时，不允许出现
和同时为0的情况，规定了约束方程＋和应满足这一约束方程，使其创建。
二．根本ＲＳ触发器的行动特点
丶在输入信号的全部作用时间内,都直接控制和改变输出端的状态。
在开始画波形图的时候最好将输入波形的前后沿均用虚线描出，然后在虚线所支解的每一个区间内阐发相对应的输出波形。
根本ＲＳ触发器缺点：缺乏统一协调,抗滋扰能力差
在数字系统中，往往会含有多个触发器，为了使系统协调事情，引入一个控制信号。系统的这个控制信号通常叫做时钟信号。
一．