下载此文档

IC设计流程简介PPT教案.pptx


文档分类:办公文档 | 页数:约30页 举报非法文档有奖
1/30
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/30 下载此文档
文档列表 文档介绍
IC设计流程简介
主题
前端设计
后端设计
流片
封测
第1页/共30页
前端设计
设计流程
需求分析
概要设计
详细设计
编码
设计规则检查
功能验证
综合,BSD和扫描链插入,形式验证,时序分析
时序验证
第2页/共30页
前端设计
EDA工具
仿真:VCS, Verilog-XL,NC-Verilog,Modelsim
综合:DC
时序分析:PT
形式验证:Formality
设计规则检查:Nlint,Leda
第3页/共30页
前端设计
设计关键点
合理的模块划分,明确的接口定义
先文档后编码
统一的设计语言
良好的编码风格
可测性设计:在设计早期充分考虑
交叉检查:设计人员检查他人设计
阶段性设计讨论及审核
设计复用
第4页/共30页
前端设计
验证关键点
验证规划应与设计同步
层次性验证:模块级->子系统级->系统级
避免遗留问题到下一阶段,后期解决的成本总是高于前期
验证顺序由易到难,由基本到特殊
完备的功能点提取
验证自动化
充分利用脚本语言:Shell,Perl,Tcl,Python等
专用验证语言:system verilog, system C, Vera等
严格把关测试项,以此作为设计是否通过的可量化的依据
第5页/共30页
前端设计
常见注意事项
区分组合逻辑及时序逻辑,避免LATCH
复位模式:同步复位和异步复位
不同时钟域数据交换
双触发器锁存,握手,FIFO等
格林编码,注意首尾编码是否符合要求
状态机存在死态
内部避免三态
第6页/共30页
主题
前端设计
后端设计
流片
封测
第7页/共30页
后端设计
设计流程
检查输入网表及约束
布局规划
布局,优化
时钟树综合
布线,优化
电压降,天线效应,串扰的分析和优化
DRC, LVS
流片
第8页/共30页
后端设计
EDA工具
布局规划:Jupiter
布局布线:Astro,SE,Blast Fusion
寄生参数提取:StarRC-XT,Calibre
物理验证:Hercules, Calibre, Assura
串扰分析:PT-SI
电路仿真:Hspice, Spectre, Nanosim
第9页/共30页

IC设计流程简介PPT教案 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数30
  • 收藏数0 收藏
  • 顶次数0
  • 上传人wz_198613
  • 文件大小467 KB
  • 时间2021-06-18