DSP考试资料.docx

DSP考试资料.docx考点：-67中断向量表地址（填空）IPVD （高16位）+行列号（中间五位）+000
n个引脚定时控制n个灯,要求n个灯依次点亮，延时时间按老师给的设置（类似题）要会画图
P298MTYPE域（填空）看手册
三种擦除方式要知道怎么编程，程序中涉及到
P336、P277 CPU时钟频率=（mult/div+1）程序中涉及到
P373 图 9-29
画出DSP与存储器原理图（注意双向/单向通信）
—.DSP结构
TMS320C55X的硬件结构
CPU结构图P21
C55x有1条32位的程序数据总线（PB）, 5条16位数据总线 （BB、CB、DB、EB、FB）和1条24位的程序地址总线及5条23 位的数据地址总线，12条独立总线，这些总线分别与CPU相连。总 线通过存储器接口单元（M）与外部程序总线和数据总线相连，实现 CPU对外部存储器的访问。这种并行的多总线结构，使CPU能在一 个CPU周期内完成1次32位程序代码读、3次16位数据读和两次16 位数据写。C55x根据功能的不同将CPU分为4个单元，即指令缓冲 单元（I）、程序流程单元（P）、地址流程单元（A）和数据计算单元 （D）»
C55x的CPU组成
1）指令缓冲单元（I单元）：书上P23图2-2：
组成:32x16位指令缓冲队列;指令译码器。
功能：接收程序代码并放入指令缓冲队列;由指令译码器解 释指令，再把指令流传给其它的工作单元
指令缓冲 队列：
每个机器周期，PB从程序空间传送32位的程序代码至I 单元的指令缓冲队列；最大可以存放64个字节的待译码指令，可以执 行块循环指令，具有对于分支、调用和返回指令的随机处理能力。
指令解码器：
当CPU准备译码时，6个字节的代码从队列发送到I单 元的指令译码器;能够识别指令边界，译码8、16、24、32、40和48位 的指令，决定2条指令是否并行执行，将译码结果和立即数送至P单 元、A单元、D单元
2）程序流单元（P单元）
组成：程序地址发生器;程序控制逻辑
功能：产生所有程序空间地址，并送到PAB总线
P单元：
产生程序空间地址，并加载地址到PAB;控制指令流顺序
程序地址产生逻辑：
产生24位的程序空间取指的地址；可产生顺序地址;也 可以I单元的立即数或D单元的寄存器值作为地址
程序控制逻辑：
接收来自I单元的立即数，并测试来自A单元或D单 元的结果从而执行如下动作：测试条件执行指令的条件是否成立，把 测试结果送程序地址发生器；当中断被请求或使能时，初始化中断服 务程序；控制单一指令重复或块指令重复；管理并行执行的指令
3）地址-数据流单元（A单元）：图2-4
组成：数据地址产生电路（DAGEN）;附加16位ALU和1 组寄存器
功能：产生读/写数据空间地址，并送到BAB、CAB、DAB 总线
LA单元算术逻辑电路：
ALU可接收来自I单元的立即数或与存储器、I/O空间、 A单元寄存器、D单元寄存器和P单元寄存器进行双向通信。可完成 如下动作：加法、减法、比较、布尔逻辑、符号移位、逻辑移位和绝 对值计算；测试、设置、清空、求补A单元寄存器位或存储器位域； 改变或转移寄存器值，循环移位寄存器值，从移位器向一个A单元寄 存器送特定值。
：
DAGEN产生所有读写数据空间的地址。可接收来自I单元的 立即数或来自A单元的寄存器值；根据P单元指示，对间接寻址方式 时选择使用线性寻址还是循环寻址。
4）数据运算单元（D单元）
组成：1个40位的筒形移位寄存器（barrel shifter）;
2个乘加单元（MAC） ;1个40位的ALU;若干寄存器。 功能:CPU中最主要的部分，是主要的数据处理部件
存储器接口单元（M单元）：是CPU和数据空间或I/O 空间
移位器：图2-5
接收来自I单元的立即数，与存储器、I/O空间、D单元寄 存暨、P单元寄存器、e单元寄存器进行双向通信；把移位结果送至D 单元的ALU或A单元的ALU；
实现40位累加器值最大左移31位或最大右移32位；实现16 位寄存器、存储器或I/O空间数据最大左移31位或最大右移32位；实 现16位立即数最大左移15位；提取或扩张位域，执行位计数；对 寄存器值进行循环移位;在累加器的值存入数据空间之前，对它们进行 取整/饱和处理。
D 单元 ALU：
可从I单元接收立即数，或与存储器、I/O空间、D单元寄 存器、P单元寄存器、A单元寄存器进行双向通信，还可接收移位器的 结果；加法、减法、比较、取整、饱和、布尔逻辑以及绝对值运算；在 执行一条双16位算术指令时，同时进行两个算术操作；测试、设置、 清除以及求D单元寄存器的补码；对寄存器的值进行移动。
两个M