时序逻辑电路.ppt

时序逻辑电路
第12章 触发器和时序逻辑电路
集成双稳态触发器
时序逻辑电路
返回
后一页
返回
前一页
后一页
本章要求
1、掌握 R－S、J－K、D 触发器的逻辑功能、
结构及触发方式。
2、掌握寄存器、计数器的逻辑功能，会分析
时序逻辑电路。
3、学会使用本章所介绍的各种集成电路。
电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。
时序逻辑电路的特点：
下面介绍集成双稳态触发器，它是构成时序电路的基本逻辑单元。
前一页
后一页
返回
集成双稳态触发器
双稳态触发器：
是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。
前一页
后一页
返回
特点：
1、有两个稳定状态“0”态和“1” 态；
2、能根据输入信号将触发器置成“0”或“1”态；
3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
分类（结构）：
根据是否含有时钟输入端分为基本触发器和时钟触发器
基本R-S 触发器
.
&
G1
&
G2
.
R
S
Q
Q
反馈线
两输入端
两互补输出端
1. 由“与非”门构成的基本 R-S 触发器
正常情况下，
两输出端的状态
保持相反。通常
以Q端的逻辑电
平表示触发器的
状态，即Q=1，
Q=0时，称为“1”
态；反之为“0”
态。
前一页
后一页
返回
特性方程
触发器输出与输入的逻辑关系
(1) R=1，S= 0
1
0
1
0
1
设触发器原态为“0”态。
0
1
0
翻转为“1”态
前一页
后一页
返回
.
&
G1
&
G2
.
R
S
Q
Q
设原态为“1”态
0
1
1
1
0
0
触发器保持“1”态不变
结论: 不论触
发器原来为何
种状态，当
R=1，S=0时，
将使触发器置
“1”或称为置位。
S称为置位端。
前一页
后一页
置位
返回
.
&
G1
&
G2
.
R
S
Q
Q
1
0
(2) R=0，S=1
0
1
设原态为“1”态
0
1
1
1
0
0
翻转为“0”态
前一页
后一页
返回
.
&
G1
&
G2
.
R
S
Q
Q
0
1
设原态为“0”态
1
0
1
1
0
0
触发器保持“0”态不变
结论: 不论
触发器原来
为何种状态，
当 R=0，
S=1时，
将使触发器
置“0”或称
为复位。
R称为复位端。
前一页
后一页
复位
返回
.
&
G1
&
G2
.
R
S
Q
Q