1/109
文档分类:通信/电子

LTE-A系统物理下行链路的研究与FPGA实现.pdf


下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

特别说明:文档预览什么样,下载就是什么样。

下载所得到的文件列表
LTE-A系统物理下行链路的研究与FPGA实现.pdf
文档介绍:
分类号 TN929 密级 公开
UDC 621.3 学位论文编号 D-10617-30852-(2017)-01162

重庆邮电大学硕士学位论文


中文题目 LTE-A 系统物理下行链路的研究与
FPGA 实现
英文题目 Research and FPGA Implementation
of Physical Downlink in LTE-A System
学 号 S140131175
姓 名 易润
学位类别 工程硕士
学科专业 电子与通信工程
指导教师 陈发堂 研究员
完成日期 2017 年 4 月 6 日
重庆邮电大学硕士学位论文 摘要
摘要
为了满足目 前 移 动 通 信 对 系 统 容 量 和 传 输 可 靠 性 越 来 越 高 的 需 求 ,
LTE-A(Long Term Evolution-Advanced,高级长期演进)系统使用了正交频分复用技
术和增强型 MIMO 技术,随着 LTE-A 网络大规模的引入和建设,系统容量和数据
传输速率的大幅度增加也给 LTE-A 系统测试设备和软件带来更大的挑战。接收端
能否准确恢复和解析信号将决定整个系统的性能,物理下行链路的处理和实现是
整个 LTE-A 系统的关键部分,也是目前研究的重难点。FPGA(Field Programmable
Gate Array,可编程门阵列)强大的并行处理能力和丰富的资源能够为 LTE-A 系统
提供很好的基带实现平台。
本文基于“LTE-A 下行信号接收处理 FPGA 和 DSP 软件”的项目,结合项目
需求和 LTE-A 协议标准,以优化系统性能和满足实时性要求为目标,主要对 LTE-A
系统物理下行链路的接收端进行研究和实现,并给出相应的 FPGA 设计方法。主
要创新点与工作内容如下:
1.本文对不同信道估计算法和插值算法的性能和算法复杂度进行了对比分析,
采用最小二乘算法和一阶线性插值作为信道估计的 FPGA 实现方案,并给出了详
细的 FPGA 设计方法。在 20M 带宽下,通过基带平台验证得到消耗时间为 0.84ms,
满足项目需求。
2.对下行链路的不同信号检测算法进行了相应的研究和性能对比分析,针对
球形译码的缺点提出一种基于 M 算法的贪心策略球形译码(Sphere decoding of
greedy strategy based on M algorithm,SDBGS-M)算法,它让半径收敛得更快,能
够很好地降低复杂度,SDBGS-1 的检测复杂度比传统 SD 算法减少 22%左右。对
于 8 天线 QPSK 系统能减少 25%左右。
3.根据项目需求,整个系统是在传输分集模式下,本课题主要采用解 SFBC
(Space Freque
内容来自淘豆网www.taodocs.com转载请标明出处.