中南大学大规模集成电路试卷及答案合集
中南大学大规模集成电路试卷及答案合集
中南大学大规模集成电路试卷及答案合集
学 院
专业班级
学 号
姓 名
———○-——○—--
—--○--—○--—
………… 评卷密封线 ……………… 密封线内不要答题,密封线外不准填写考生信息,违者考试成绩按0分处理 ……………… 评卷密封线 …………
中南大学考试试卷 时间110分钟
题 号
一
二
三
合 计
得 分
评卷人
2013 ~2014 学年一学期大规模集成电路设计课程试题 32 学时,开卷,总分100分,占总评成绩70 %
得 分
评卷人
一、填空题(本题40分,每个空格1分)
所谓集成电路,是指采用 ,把一个电路中所需的二极管、 、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 或介质基片上一同制作出来,形成完整电路,然后 在一个管壳内,成为具有特定电路功能的微型结构.
请写出以下与集成电路相关的专业术语缩写的英文全称:
ASIC:
ASSP:
LSI:
3. 同时减小 、 与 ,可在保持漏源间电流不变的前提下减小器件面积,提高电路集成度。因此,缩短MOSFET尺寸是VLSI发展的趋势。
4。 大规模集成电路的设计流程包括:需求分析、 设计、体系结构设计、功能设计、 设计、可测性设计、 设计等。
5。 需求规格详细描述系统顾客或用户所关心的内容,包括 及必须满足的 .系统规格定义系统边界及系统与环境相互作用的信息,在这个规格中,系统以 的方式体现出来.
6. 根据硬件化的目的(高性能化、小型化、低功耗化、降低成本、知识产权保护等)、系统规模/性能、 、 、 等确定实现方法.
7. 体系结构设计的三要素为: 、 、 。
8. 高位综合是指从 描述自动生成 描述的过程。与人工设计相比,高位综合不仅可以尽可能地缩短 ,而且可以生成在面积、性能、功耗等方面表现出色的电路.
9。 逻辑综合就是将 变换为 ,根据 或 进行最优化,并进行特定工艺单元库 的过程。
10. 逻辑综合在推断RTL部品时,将值的变化通过时钟触发的信号推断为 ,将与时钟无关但某个条件下保持值不变的信号推断为 ,将某个条件
中南大学大规模集成电路试卷及答案合集
中南大学大规模集成电路试卷及答案合集
中南大学大规模集成电路试卷及答案合集
下生成‘Z’的信号推断为 ,将其它的推断为 .
11。 构造化法是目前可测性设计的主要方法,可以细分为: 法、边界扫描测试法、 法、静止电源电流法。
12. 布局布线的步骤分为: 、电源布线、 、时钟布线、 等.
13. 为了进行时序验证、功耗验证、信号完整性验证及电子迁移性验证,需要从版图结果中提取 .
得分
评卷人
二、选择题(可多选,每题2分,合计40分)
集成电路进入纳米尺寸时代后,将面临以下主要挑战: ﻩ ( )
A。 漏电流增大导致总功耗增加; B。 栅极氧
中南大学大规模集成电路试卷及答案合集 来自淘豆网www.taodocs.com转载请标明出处.