下载此文档

布线Layout是PCB设计工程师最基本的工作技能之一走线的好坏将.doc


文档分类:汽车/机械/制造 | 页数:约7页 举报非法文档有奖
1/7
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/7 下载此文档
文档列表 文档介绍
: .
布线(Layout )是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系 统的性能,大多数高速的设计理论也要最终经过 Layout得以实现并验证,由此可见,布线在高速
PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给岀一 些比较优化的走线策略。
主要从直角走线,差分走线,蛇形线等三个方面来阐述。
1. 直角走线
直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,那么 直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化, 造成阻抗的不连续。其实不光是直角走线,顿角,锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面:
一是拐角可以等效为传输线上的容性负载,减缓上升时间;
二是阻抗不连续会造成信号的反射;
三是直角尖端产生的EMI。
| 圈卜卜口不同角度定尴删嚴宽变化 |
传输线的直角带来的寄生电容可以由下面这个经验公式来计算:
C=61W(Er)[size=1]1/2[/size]/Z0
在上式中,C就是指拐角的等效电容(单位:pF), W指走线的宽度(单位:inch ),£指介质的 介电常数,Z0就是传输线的特征阻抗。举个例子,对于一个 4Mils的50欧姆传输线(£)来 说,一个直角带来的电容量大概为 ,进而可以估算由此引起的上升时间变化量:
T10-90%=*C*Z0/2 = **50/2 = 通过计算可以看岀,直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们可以根 据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公式计算反射系 数:
p =(ZsZ0)/(Zs+Z0)
一般直角走线导致的阻抗变化在 7%-20%之间,因而反射系数最大为 。而且,从下图可
以看到,在 W/2线长的时间内传输线阻抗变化到最小,再经过 W/2时间又恢复到正常的阻抗,整个 发生阻抗变化的时间极短,往往在 10ps之内,这样快而且微小的变化对一般的信号传输来说几乎是 可以忽略的。
很多人对直角走线都有这样的理解,认为尖端容易发射或接收电磁波,产生 EMI,这也成为许
多人认为不能直角走线的理由之一。然而很多实际测试的结果显示,直角走线并不会比直线产生很明 显的EMI。也许目前的仪器性能,测试水平制约了测试的精确性,但至少说明了一个问题,直角走 线的辐射已经小于仪器本身的测量误差。
总的说来,直角走线并不是想象中的那么可怕。至少在 GHz以下的应用中,其产生的任何诸如
电容,反射,EMI等效应在TDR测试中几乎体现不岀来,高速 PCB设计工程师的重点还是应该放 在布局,电源/地设计,走线设计,过孔等其他方面。当然,尽管直角走线带来的影响不是很严重, 但并不是说我们以后都可以走直角线,注意细节是每个优秀工程师必备的基本素质,而且,随着数字 电路的飞速发展,PCB工程师

布线Layout是PCB设计工程师最基本的工作技能之一走线的好坏将 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数7
  • 收藏数0 收藏
  • 顶次数0
  • 上传人kunpengchaoyue
  • 文件大小328 KB
  • 时间2021-10-26