EDA总结final版.doc

1 一、有关概念 1. ASIC 全称:专用集成电路一般而言,专用集成电路就是具有专门用途和特定功能的独立集成电路器件, 作为 EDA 技术最终实现目标的 ASIC 可通过三种途径来完成:1、超大规模可编程器件 FPGA , CPLD 是实现这一途径的主流器件。2、完全定制或半定制 ASIC 根据他们的实现工艺, 可统称为掩模 ASIC 或直接 ASIC 、门阵列 ASIC 、标准单元 ASIC 。3 、混合 ASIC ,主要指用于某一专一用途的集成电路器件可大致分为数字 ASIC 、模拟 ASIC 和数模混合 ASIC 。(英文名字 Application Specific Integrated Circuit ) 2. FPGA :现场可编程门阵列以查表法结构方式构成逻辑行为的器件。(英文名字 Field-Programmable Gate Array ) FPGA 是基于查找表的可编程器件,实现 ASIC 的主要途径 3. CPLD :复杂可编程逻辑器件以乘积项构成逻辑行为的器件。(plex Programmable Logic Device ) CPLD 是基于与或乘积项的可编程器件,实现 ASIC 的主要途径 4. VHDL 全称:超高速集成电路硬件描述语言具有与具体硬件电路无关与设计平台无关的特性,并且具有良好的电路行为描述和系统描述的能力,在语言易读性和层次结构化设计方面表现了强大的生命力和应用潜力。(英文名字 Very-High-Speed Integrated Circuit HardwareDescription Language ) 5. 全定制: 根据芯片要实现的电路特性,定义芯片上所有晶体管的几何图形和工艺规则,将设计结果交给 IC 厂商掩模制造完成。 6. 半定制:送 IC 厂商前以模块的形式完成初期的布局工序, 根据芯片要实现的功能对半成品芯片布线掩模最终完成全部制造完成。 7. IP核知识产权的 IP 核( Intellectual Property ): 指具有知识产权的、功能具体、接口规范、可在多个集成电路设计中重复使用的功能模块,是实现系统芯片( SOC: System on a Chip )的基本构件。分为软 IP 、固 IP 、硬 IP 。软 IP :是用 VHD L 等硬件描述语言描述的功能模块,但并不涉及用什么具体的电路元件实现这些功能。固 IP :是完成综合的功能模块。硬 IP :提供设计的最终阶段产品。 8. 综合: 将用行为和功能层次表达的电子系统转化为低层次的具有实现的模块组合装配的过程。综合器就是将电路的高级语言(如行为描述)转换为低级的,可与 FPGA/CPLD 的基本结构相映射的网表文件或程序。 9. 适配(器); 适配器也称结构综合器, 它的功能是将综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件。 10. 功能仿真; 是直接对 VHDL 、原理图描述或其他描述形式的逻辑功能进行测试模拟, 以了解其实现的功能是否满足原设计的要求,仿真过程不涉及任何具体器件的硬件特征,不经历综合和适配阶段。 11. 时序仿真;就是接近真实器件运行特性的仿真,仿真文件中已包含了器件硬件特性参数,因而,仿真精度高,但时序仿真的仿真文件必须来至针对具体器件的综合器与适配器。 12. 编程下载;