第三章_DSP的硬件结构.ppt

第三部分: DSP 硬件结构 DSP 的硬件结构 DSP 的硬件结构,大体上与通用的微处理器相类似,由 CPU 、存储器、总线、外设、接口、时钟等部分组成,但又有其鲜明的特点。对比介绍: 一、一、 DSP DSP 芯片的鲜明特点芯片的鲜明特点???? DMA 总线和控制器???(程序)地址发生器( DAG ) ?( WSGR) ? DSP 指令 1 1、改进的哈佛结构、改进的哈佛结构 CPU 程序/数据存储器 CPU 数据存储器程序存储器独立 IO 空间冯冯· ·诺依曼( 诺依曼( Von Neuman )结构)结构改进的哈佛( 改进的哈佛( Harvard )结构)结构程序与数据存储空间分开,各有独立的地址总线和数据总线,取指和读数可以同时进行,从而提高速度,目前的水平已达到 90 亿次浮点运算/秒( 9000MFLOPS ) MIPS--Million Instruction Per Second MFLOPS--Million Floating Operation Per Second ?TMS320C2000 器件内部有 6条16位总线。?(1)PAB( 程序地址总线):提供读、写程序存储器的地址。?(2)DRAB( 数据读地址总线):提供读数据存储器的地址。?(3)DWAB( 数据写地址总线):提供写数据存储器的地址。?(4)PRDB( 程序读总线):将指令代码、立即操作数和表信息从程序存储器传送到 CPU 。?(5)DRDB( 数据读总线):将数据从数据存储器传送到中央算术逻辑单元(CALU) 和辅助寄存器算术单元(ARAU) 。?(6)DWEB( 数据写总线):将数据写入程序存储器和数据存储器。总线结构 ROM/ ROM/ Flash Flash SARAM SARAM B0 B0 DARAM DARAM B1, B2 B1, B2 DARAM DARAM Memory- Memory- Mapped Mapped Registers Registers External External address address bus bus External External data bus data bus Control Bus Control Bus PAB PAB DRAB DRAB DWAB DWAB PRDB PRDB DRDB DRDB DWEB DWEB External Signals Central processig unit (CPU) On-Chip On-Chip Peripherals/ Peripherals/ Registers Registers 多总线:片内多条数据、地址和控制总线。多总线:片内多条数据、地址和控制总线。存储器结构?多数 DSP 采用了哈佛结构,将存储器空间划分成两个, 分别存储程序和数据。它们有两组总线连接到处理器核,允许同时对它们进行访问。?这种安排将处理器存贮器的带宽加倍,更重要的是同时为处理器核提供数据与指令。在这种布局下, DSP 得以实现单周期的 MAC 指令。?还有一个问题,即现在典型的高性能 MCU 实际上已包含两个片内高速缓存,一个是数据,一个是指令,它们直接连接到处理器核,以加快运行时的访问速度。?从物理上说,这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说,两者还是有重要的区别。