基于ddr3内存模组的高速电路板设计.pdf

基于 DDR3 内存模组的高速电路板设计 中文摘要

基于 DDR3 内存模组的高速电路板设计
中文摘要

在计算机硬件电路设计中，内存芯片与主控芯片的互连设计是整个
计算机系统设计的关键。系统能否稳定运行，与内存模组 (简称内存，
Memory Module) 密不可分。计算机、手机和网络通信的快速发展是内存
发展的后台推动力，尤其是在大数据，云处理等应用背景下，需要收集
大量数据并进行实时处理，或者存储后再进行分析处理。内存的工作频
率、工作电压及总线带宽等技术指标快速发展，目的在于提高内存的带
宽及效率，满足CPU不断攀升的带宽及性能要求，避免其成为高速运算
的瓶颈。论文针对DDR3内存模组的PCB高速电路设计不仅是国内外研究
的热点，而且可为将来DDR4内存产品的设计奠定坚实基础。
本文首先分析了信号完整性和电源完整性基础理论，并将其运用于
指导后期元器件布局、布线、拓扑结构、层叠结构、阻抗控制和电源分
配。其次，对动态随机存储器(DRAM)的基本结构、工作原理、电气特性
及时序进行了分析，根据设计要求确定核心器件选型，完成电路原理图
设计，借助Hspice/Hyperlynx前仿真工具分析DDR3地址/控制/命令/时钟/
数据信号，信号时序及完整性良好。然后提出DDR3高速电路设计及布线
规则，利用规则驱动PCB布局布线完成，后仿真验证PCB符合设计规范。
最后，生产样品并完成整板测试。电源测试、读写测试、RMT测试，高
速示波器SI测试结果良好，均符合JEDEC设计规范。

关键词：内存，高速电路，信号完整性，电源完整性，仿真
作 者：黄诗宁
指导老师：赵鹤鸣
I
英文摘要 基于 DDR3 内存模组的高速电路板设计

DDR3 memory module high speed PCB design
Abstract

In computer hardware circuit design, the interconnect design for memory
controller and DRAMs are key to the whole computer system design. System's
stable operation highly rely on the memory rapid development of
computer, cell phone, networks and communications is the driving source for
memory's improving, especially in big data, cloud processing application area.
You need to collect large amounts of data and real time processing. Or storage
before analysis and processing. Memory's frequency,voltage,bus bandwidth and
other technical parameters continue to improve and development which aims to
increase memory bandwidth and data transfer rates to meet rising CPU
bandwidth and performance requirements. To avoid becoming a bottleneck in
hi