高速PCB设计的基本常识.doc

高速PCB设计基础常识
（一）、电子系统设计所面临挑战
伴随系统设计复杂性和集成度大规模提升，电子系统设计师们正在从事100MHZ以上电路设计，总线工作频率也已经达成或超出50MHZ，有甚至超出100MHZ。现在约50% 设计时钟频率超出50MHz，快要20% 设计主频超出120MHz。
　　当系统工作在50MHz时，将产生传输线效应和信号完整性问题；而当系统时钟达成120MHz时，除非使用高速电路设计知识，不然基于传统方法设计PCB将无法工作。所以，高速电路设计技术已经成为电子系统设计师必需采取设计手段。只有经过使用高速电路设计师设计技术，才能实现设计过程可控性。
（二）、什么是高速电路
通常认为假如数字逻辑电路频率达成或超出45MHZ～50MHZ，而且工作在这个频率之上电路已经占到了整个电子系统一定份量（比如说１／３），就称为高速电路。
实际上，信号边缘谐波频率比信号本身频率高，是信号快速改变上升沿和下降沿（或称信号跳变）引发了信号传输非预期结果。所以，通常约定假如线传输延时大于1/2数字信号驱动端上升时间，则认为这类信号是高速信号并产生传输线效应。
信号传输发生在信号状态改变瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定时间，假如传输时间小于1/2上升或下降时间，那么来自接收端反射信号将在信号改变状态之前抵达驱动端。反之，反射信号将在信号改变状态以后抵达驱动端。假如反射信号很强，叠加波形就有可能会改变逻辑状态。
（三）、高速信号确实定
上面我们定义了传输线效应发生前提条件，不过怎样得悉线延时是否大于1/2驱动端信号上升时间？ 通常地，信号上升时间经典值可经过器件手册给出，而信号传输时间在PCB设计中由实际布线长度决定。下图为信号上升时间和许可布线长度(延时)对应关系。PCB 板上每单位英寸延时为 .。不过，假如过孔多，器件管脚多，网线上设置约束多，延时将增大。。假如板上有GaAs芯片，。
设Tr 为信号上升时间， Tpd 为信号线传输延时。假如Tr≥4Tpd，信号落在安全区域。假如2Tpd≥Tr≥4Tpd，信号落在不确定区域。假如Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域信号，应该使用高速布线方法。
（四）、什么是传输线
    PCB板上走线可等效为下图所表示串联和并联电容、电阻和电感结构。- ohms/foot，因为绝缘层缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际PCB连线中以后，连线上最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层介电常数越高，特征阻抗就越小。假如传输线和接收端阻抗不匹配，那么输出电流信号和信号最终稳定状态将不一样，这就引发信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。伴随能量减弱反射信号幅度将减小，直到信号电压和电流达成稳定。这种效应被称为振荡，信号振荡在信号上升沿和下降沿常常能够看到。
（五）、传输线效应
基于上述定义传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
· 反射信号Reflected signals
· 延时和时序错误Delay & Timing errors