下载此文档

EDA实验交通灯设计报告.doc


文档分类:高等教育 | 页数:约21页 举报非法文档有奖
1/21
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/21 下载此文档
文档列表 文档介绍
EDA原理及应用
实验报告

题目:交通灯控制器
专业:电子信息工程
班级:
姓名:
学号:
设计题目:交通灯控制器
设计目的:
1、 设计一种交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设立红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮容许通行,黄灯亮则给行驶中车辆有时间停在禁行线外。
2、 红、绿、黄发光二极管作信号灯。
3、 主干道亮绿灯时,支干道亮红灯;支干道亮绿灯时,主干道亮红灯。
4、 主、支干道均有车时,两者交替容许通行,主干道每次放行45秒,支干道每次放行25秒,设立45秒、25秒计时、显示电路。
5、 在每次由绿灯亮到红灯亮转换过程中,要亮5秒黄灯作为过渡,使行驶中车辆有时间停到禁行线外,设立5秒计时、显示电路。
设计原理:(含系统总原理图)
由两个分频器模块,三个计数器模块及它选取器,一种扫描数码管模块,和一种红绿灯控制模块连接而成。
RTL状态图
设计内容:(含状态转换图、软件流程图、阐明文字等,每单独模块图标和VHDL程序;最后为总体程序框图)
分频器1
LIBRARY IEEE;
USE ;
USE ;
ENTITY DVF IS
PORT(CLK:IN STD_LOGIC;
--D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
FOUT:OUT STD_LOGIC);
END;
ARCHITECTURE one OF DVF IS
SIGNAL FULL:STD_LOGIC;
BEGIN
P_REG:PROCESS(CLK)
VARIABLE CNT8:INTEGER RANGE 48000000 DOWNTO 0;
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF CNT8=24000000 THEN
CNT8:=0;
FULL<='1';
ELSE CNT8:=CNT8+1;
FULL<='0';
END IF;
END IF;
END PROCESS P_REG;
P_DIV:PROCESS(FULL)
VARIABLE CNT2:STD_LOGIC;
BEGIN
IF FULL'EVENT AND FULL='1' THEN
CNT2:=NOT CNT2;
IF CNT2='1' THEN FOUT<='1';ELSE FOUT<='0';
END IF;
END IF;
END PROCESS P_DIV;
END;
阐明:采用是48M时钟输入,作为背面时钟信号。
分频器2
LIBRARY IEEE;
USE ;
USE ;
ENTITY DVF2 IS
PORT(CLK:IN STD_LOGIC;
--D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
FOUT:OUT STD_LOGIC);
END;
ARCHITECTURE one OF DVF2 IS
SIGNAL FULL:STD_LOGIC;
BEGIN
P_REG:PROCESS(CLK)
VARIABLE CNT8:INTEGER RANGE 48000000 DOWNTO 0;
BEGIN
IF CLK'EVENT AND CLK='1' THEN
IF CNT8=0 THEN
CNT8:=0;
FULL<='1';
ELSE CNT8:=CNT8+1;
FULL<='0';
END IF;
END IF;
END PROCESS P_REG;
P_DIV:PROCESS(FULL)
VARIABLE CNT2:STD_LOGIC;
BEGIN
IF FULL'EVENT AND FULL='1' THEN
CNT2:=NOT CNT2;
IF CNT2='1' THEN FOUT<='1';ELSE FOUT<='0';
END IF;
END IF;
END PROCESS P_DIV;
END;
阐明:变化了分频器大小,这个频率很高,是给扫描数码管模块使用。
计数器1
LIBRARY IEEE;
USE ;
USE IEE

EDA实验交通灯设计报告 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数21
  • 收藏数0 收藏
  • 顶次数0
  • 上传人业精于勤
  • 文件大小2.45 MB
  • 时间2021-12-06