计算机组成与结构第6章 存储器的结构.ppt

计算机组成与结构第6章 存储器的结构
并行主存储器系统
图 单体单字存贮器
一个字长为W位的单体主存，最大频宽Bm=W/TM。假设存贮器字长W等于CPU的字长，则CPU从主存读信息的速率就为W/TM。 
图 单体多字(m=4)存贮器
要提高主存频宽Bm，在相同技术件条件（即相同的存贮周期TM）下，只能发展多字存贮器。
多体(m=4)交叉存贮器
多体交叉存贮器的编址方案：交叉编址
例如：地址的模4低位交叉编址
4个分体分时启动的时间关系
多体交叉存贮器的启动方式：同时访问或者分时启动
能并行读出多个CPU字的单体多字和多体单字、多体多字的交叉访问主存系统称为并行主存系统。
高速缓冲存贮器(Cache)
基本原理
为了加速调块，一般让每块的容量等于在一个主存周期内由主存所能访问到的字数，因此在有Cache存贮器的主存系统都采用多体交叉存贮器，例如，IBM 370/168的主存是模4交叉，每个分体是8个字节宽，所以Cache的每块为32个字节；CRAY—1的主存是模16交叉，每个分体是单字宽，所以其指令Cache(专门存放指令的Cache)的块容量为16个字。 
另外，主存被机器的多个部件所共用，应尽量提高Cache的访主存优先极，一般应高于通道的访主存级别，这样在采用Cache存贮器的系统中，访存申请响应的优先顺序通常安排成Cache、通道、写数、读数、取指。因为Cache的调块时间只占用1~2个主存周期，这样做不会对外设访主存带来太大的影响。
地址的映象与变换
图 全相联映象规则
1. 全相联映象和变换
2. 直接映象及其变换