毕业设计精品]基于FPGA的全数字QPSK调制解调器的设计.doc

基于FPGA的全数字QPSK调制解调器的设计

摘要:介绍一种在单片FPGA上实现的全数字QPSK调制解调器的设计方法。整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。
关键字:FPGA 调制解调器 QPSK
1、引言
四相相移键控信号简称“QPSK”。 QPSK数字调制技术,具有频谱利用率高、频谱特性好、抗干扰性能强、传输速率快等突出特点,它具有一系列独特的优点,目前已经广泛应用于无线通信中,成为现代通信中一种十分重要的调制解调方式。本文介绍了一个全数字QPSK调制解调器的实现原理和实现方案,以及运用FPGA实现该方案。
2、数字调制器的结构和设计
传统的QPSK模拟调制器结构,一般采用正交调制方法。全数字调制器的实现仍采用正交调制方法,只是将模拟处理单元采用数字信号处理的算法实现。
调制器数据流程如下:输入的码序列经过输入数据预处理单元,根据芯片调治方式的选择(差分编码、卷积编码等可选),生成I/Q两路(QPSK调制);生成的码序列,经过成形滤波器,形成平方根升余弦滚降信号序列,由于成形滤波器的系数可由系统初始化时设定,因此可以实现任意滾降系数的成形滤波;这个序列再经过多级内插,把序列采样速度提高到后面的低通滤波器和复数乘法器的工作频率上,以便进行载频调制,由于调制器码率可编程,内插滤波器的内插因子也是可变的。
使用内插滤波器的原因是:通过调制器覆盖的符号速率变化范围较大,将输出序列的采样率提高到固定的频段内,就可以在D/A交换之后采用相同的低通滤波器。
图1为全数字QPSK调制器的总体框图。

3、解调器的设计与实现
在全数字实现QPSK解调的过程中,与AD接口的前端需要很高的处理速度,但是这些处理的算法又比较简单,FPGA器件独特的并行实时处理的特点刚好可以在这里得到体现,因此,ADC以后的数字信号处理全部由FPGA来实现。,选择用相干解调算法实现解调。解调方框图如下图2:
图2 解调框图
本文采用的解调方案是将A/D量化得到的数字信号x(n)与NCO产生的一对相互正交的本地载波相乘,然后分别经过低通滤波器滤波得到基带信号,从中提取为同步信息,并通过载波同步模块对NCO的输出进行调整,最后经过解差分与并串转换得到调制信息。
、带通采样技术
实现数字解调的前提是要把接收到的模拟信号通过AD数字化。采样速率受以下因素的影响:一方面,ADC不可避免的会引入量化噪声,量化后的信噪比由下式给出:
式中,为采样频率,B为模拟信号带宽。第三项也被称为处理增益,是一个正值,可见,在调制带宽B一定、AD位数n确定的情况下,提高采样频率有利于改善信噪比。但输入信号本身有一定的信噪比,因此AD的量化噪声比输入信号的噪声电平低10倍以上就可以了。
另一方面,由于采用了带通采样技术,AD的采样率不能任意选取。由带通采样定理可知,带通采样率应满足下式:
式中为带通信号的最高频率,为带通信号的最低频率,B为信号带宽。
对于QPSK信号,采用把调制信号从高中频搬移到低中频的方式更有利于后续的数字信号处理