车轮速度与里程计算课程设计报告.doc

- . -
. . -可修编-
上的外表对窗口位置的完全控制的任何地方。新的用户界面可以更好地利用屏幕空间和更有效地组织多个窗口，提供一个整洁，高效的环境来开发应用程序。新版本支持更多最新的ARM芯片，还添加了一些其他新功能。
AT89C52简介;
AT89C52是一个低电压，高性能CMOS 8位单片机，片含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器〔RAM〕，器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。AT89C52为8 位通用微处理器，采用工业标
PDIP封装的AT89C52引脚图准的C51核，在部功能及管脚排布上与通用的8xc52 一样，其主要用于会聚调整时的功能控制。功能包括对会聚主IC 部存放器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板
- . -
. . -可修编-
CPU通信等。主要管脚有：XTAL1〔19 脚〕和XTAL2〔18 脚〕为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd〔9 脚〕为复位输入端口，外接电阻电容组成的复位电路。VCC〔40 脚〕和VSS〔20 脚〕为供电端口，分别接+5V电源的正负端。P0~P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口〔32~39 脚〕被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS〔18脚〕和SCLS〔19脚〕端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。
- . -
. . -可修编-
P0 口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对端口P0 写“1〞时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址〔低8 位〕和数据总线复用，在访问期间激活部上拉电阻。在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
P1 口是一个带部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动〔吸收或输出电流〕4 个TTL 逻辑门电路。对端口写“1〞，通过部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为部存在上拉电阻，某个
- . -
. . -可修编-
引脚被外部信号拉低时会输出一个电流(IIL)。与AT89C51 不同之处是， 还可分别作为定时/计数器2 的外部计数输入〔〕和输入〔〕，
参见表1。
Flash 编程和程序校验期间，P1 接收低8 位地址。

引脚号
功能特性

T2，时钟输出

T2EX〔定时/计数器2〕
P2 口 是一个带有部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动〔吸收或输出电流〕4 个TTL 逻辑门电路。对端口P2 写“1〞，通过部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部
- . -
. .