实用数字电子技术基础实验报告.doc

实用数字电子技术基础实验报告
计算机科学与技术X班——XXX
实验目的：进一步熟悉QuartusⅡ的Verilog HDL文本设计流程，组合电路的设计仿真和硬件测试。
实验原理:①在实验箱上,选择模式5,通过按键1输入两个不同频率实用数字电子技术基础实验报告
计算机科学与技术X班——XXX
实验目的：进一步熟悉QuartusⅡ的Verilog HDL文本设计流程，组合电路的设计仿真和硬件测试。
实验原理:①在实验箱上,选择模式5,通过按键1输入两个不同频率的信号,使蜂鸣器发出不同声音②在实验箱上,选择模式5,通过按键1、2、3输入不同的信号值，控制灯D1的亮灭，其中3有决定权。
实验仪器：杭州康芯电子公司计算机组成原理仪器
软硬件环境：计算机操作系统—Windows XP，软件—QuartusⅡ,
内容及步骤：
二选一多路选择器（）
VHL代码：
module mux21 (a,b,s,y);
input a,b,s;
output y;
reg y;
always @ (a,b,s)
begin
if (s==1'b0) y<=a;
else y<=b;
end
endmodule
仿真波形图如下
实验步骤：新建项目，输入VHL代码，对代码进行编译，后新建仿真波形，对输入输出端口进行引脚配置，下载到实验箱。
三人表决电路(THJ)
VHL代码：
module JG3 (ABC,X,Y);
input [2:0] ABC; output X,Y;
reg X,Y;
always @ (ABC,X,Y)
case (ABC)
3'B000: begin X<=1'B0 ;Y<=1'B1;end
3'B001: begin X<=1'B0 ;Y<=1'B0;end
3'B010: begin X<=1'B0 ;Y<=1'B0;end
3'B011: begin X<=1'B0 ;Y<=1'B0;end
3'B100: begin X<=1'B0 ;Y<=1'B0;end
3'B101: begin X<=1'B1 ;Y<=1'B0;end
3'B110: begin X<=1'B1 ;Y<=1'B0;end
3'B111: begin X<=1'B1 ;Y<=1'B0;end
default: begin X<=1'B1;Y<=1'B0;end
endcase
endmodule
实验电路图如下:
仿真波形图如下：
实验步骤：新建项目，编写VHL文件，生成自定义元件，画图，编译，新建仿真波形图，选择时间仿真，生成仿真波形文件，对端口经行配置下载到实验箱上．
问题及分析
vhl文件无法生成电路元件,原因及解决方法:1必须新建一个项目vhl必