Qsys系统设计指南.docx

软硬件需求 概述 下载、安装设计实例 翻开实例工程

建立数据模式发生器(DataPatternGenerator ) 建立新的带有时钟源的Qsys系统 参加管道桥(PipelineBridge 统.
最终系统包括下面的元件：
基于 NiosII/e 的处理器子系统(包含在 Altera 完整的设计套 件中)
SDRAI限制器(包含在Altera完整的设计套件中)
伪随机二进制序列( Pseudo-randombinarysequence , PRBS)
模式发生器和校验器 定制模式发生器和校验器 模式选择复用器 (Multiplexer )和解复用器( Demultiplexer ) 模式读写器( Patternwriterandreader )
存储器测试限制器
无需 license 即可在硬件中应用本最终系统. 通过 Altera 免费的
Open Core Plus评估特性,可以进一步完成下面的工作:
仿真系统行为以及验证其功能 产生时限的器件编程文件 器件编程并进行硬件验证
设计实例文件包含了在任何设计中均可免费使用的元件.
Niosll/e 处理器核和DDRSDRAM核可以免费在 Quartusll订购 license ,设计文件对于不同的 开发板使用不同的DDRSDRAM制器.
关于Open Core Plus更多信息,请参考 AN320
OpenCorePlusEvaluationofMegafunctions.
图 1-1 1-1 给出了作为一个
Qsys系统,在存储器测试器系统中的元件,具有三个主要设计功能,
如图中虚线框内所示. 本指南采用层级结构表示——将数据模式发生 器和数据模式校验器分别例化为两个独立系统, 然后包含在存储器检 测器(MemoryTester),层次表示可以例 示某个系统作为一个元件.
图 1-1 顶层系统结构
下载、安装设计实例
根据下面的步骤下载并安装本指南设计实例：
1〕从 QsysTutorialDesignExample 网站下载
QsysTutorialDesignExample 〔 .zip 〕文件；
2〕解压缩文件中所有内容到某个目录中, 注意在目录路径名种
不要使用空格.
翻开实例工程
本指南设计实例文件提供必需的定制 lP 设计模块和工程文件用 于开始工作,并包括局部完成的 QuartusII 工程和 Qsys 实例文件包括下面全部工程：
QuartusII 工程 I/O 引脚分配,指定的 Synopsys 设计约束
.sdc 〕
时序分配.
参数化的
Niosll处理器核,可与主PC机通讯来限制存储器测
试系统.
参数化的
DDRSDRA限制器,用于开发板上的存储器.
根据下面的步骤翻开实例工程：
1〕翻开 Quartusll 软件.
2〕对应所用的开发板,翻开 Quartusll 工程文件〔 .qpf 〕：
a. 在 File 菜单中,点击 OpenProject .
b. 浏览目录
tt_qsys_design\quartus_ii_projects_for_boards\<developmen
〞目录.
c. 选择相关开发板 .qpf 文件,点击 Open.
设计中的定制存储器测试元件是 VerilogHDL 元件,随同硬件元件 描述文件( )
tt_qsys_design\memory_tester_ip Qsys 中查看这些元 件,在 ComponentLibray 标签上展开 MemoryTestMicrocores ,如下 IP 索引( .ipx )文件为包含这些存储器测 试元件的 memory_tester_ip 目录提供了参考.
图展开 MemoryTestMicrocores
Ch2. 建立 Qsys 系统
本章介绍如何例化( Instantiate )、参数化( Parameterize )以 及连接元件到新建的 Qsys 系统.
本章建立如图 1-1 所示的 Qsys 系统,包括以下设计模块：
数据模式发生器( DataPatternGenerator ) 数据模式校验器( DataPatternChecker )
如果已经熟悉创立 Qsys 系统的过程,可以跳过本章直接进入第三 .
数据模式校验器产生高速流数据,完成 P RBS或者软可编程序列,
例如,“