下载此文档

第11章-硬件描述语言vhdl.pdf


文档分类:IT计算机 | 页数:约92页 举报非法文档有奖
1/92
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/92 下载此文档
文档列表 文档介绍
: .
62..端口说明端口说明 port
提供::设计实体和其外部环境的动态通信通道设计实体和其外部环境的动态通信通道。
格式:
port (端口名:端口通讯恧模式 数据类枑型;
端口名:端口通讯恧模式 数据类枑型) ;
端口名: 端口的标识符;
端口通信模式: 说明数据通过该端口的流动方向;
数据类型: 说明经过该端口的数据类型。
7(1))端口名端口名
端口名是赋予每个引脚的名称,,通常由字母通常由字母、
数字和下划线组成,,并且要遵循下面的命名规则并且要遵循下面的命名规则:
① 第一个字符必须是字母 ;
② 不区分大小写 ;
③ 下划线不能连用 ;
④ 最后一个字符不能是下划线;
⑤ 命名不能与保留字一样 。
如两输入或门的端口名:
port (a: in bit;
a c
b ≥1 b: in bit;
c: out bit); 为 a, b, c
8(2))端口通信模式端口通信模式
定义外部接口是输入还是输出
in — 端口输入
端口通讯恧 out — 端口输出
模式 inout — 双向端口
buffer — 输出 (可反馈给构造体内用)
buffer
q
a & d
in qn out
clk
9(3))端口数据类型端口数据类型
程序包
所给定的、、由由EDA 工具支持和提供的标准逻辑类型:
std_logic ((位位位)) ‘0’, ‘1’
std_logic_vector (位向量柎))一惊组数一惊组数
另一种
bit ((位位位)) ‘0’, ‘1’ 不调用ieee 库时用
bit_vector (位向量柎))一惊组数一惊组数
10 : .
第第 11 章章章
超高速集成电路硬件描述语言超高速集成电路硬件描述语言超高速集成电路硬件描述语言超高速集成电路硬件描述语言超高速集成电路硬件描述语言超高速集成电路硬件描述语言超高速集成电路硬件描述语言超高速集成电路硬件描述语言
( VHDL )
Very high speed integrated circuit
Hardware Description Language

第11章-硬件描述语言vhdl 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数92
  • 收藏数0 收藏
  • 顶次数0
  • 上传人iris028
  • 文件大小495 KB
  • 时间2022-05-17
最近更新