下载此文档

实验十 Moore型同步时序逻辑电路的分析与设计.docx


文档分类:通信/电子 | 页数:约4页 举报非法文档有奖
1/4
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/4 下载此文档
文档列表 文档介绍
实验十 Moore型同步时序逻辑电路的分析与设计
实验十Moore型同步时序逻辑电路的分析与设计
一.实验目的:




实验十 Moore型同步时序逻辑电路的分析与设计
实验十Moore型同步时序逻辑电路的分析与设计
一.实验目的:


二.实验原理:

时序逻辑电路的分析,按照电路图(逻辑图),选择芯片,根据芯片管脚,在逻辑图上标明管脚号;搭接电路后,根据电路要求输入时钟信号(单脉冲信号或连续脉冲信号),求出电路的状态转换图或时序图(工作波形),从中分析出电路的功能。

(1)分析题意,求出状态转换图。
(2)状态分析化简:确定等价状态,电路中的等价状态可合并为一个状态。(3)重新确定电路状态数N,求出触发器数n,触发器数按下列公式求:2n-1<N <2n(N为状态数、n为触发器数)。
(4)触发器选型(D、JK)。
(5)状态编码,列出状态转换表,求出状态方程、驱动方程。


(6)画出时序电路图。
(7)时序状态检验,当N <2n时,应进行空转检验,以免电路进入无效状态不能启动。
(8)功能仿真,时序仿真。

试用D触发器设421码模5加法计数器。
(1)分析题意:由于是模5(421码)加法计数器,其状态转换图如图1所示:

(2)状态转换化简:由题意得该电路无等价状态。
(3)确定触发器数:根据,2n-1<N <2n,n=3。
(4)触发器选型:选择D触发器。
(5)状态编码:Q3、Q2、Q1按421码规律变化。
(6)列出状态转换表,如表1.
实验十Moore型同步时序逻辑电路的分析与设计
一.实验目的:


二.实验原理:



时序逻辑电路的分析,按照电路图(逻辑图),选择芯片,根据芯片管脚,在逻辑图上标明管脚号;搭接电路后,根据电路要求输入时钟信号(单脉冲信号或连续脉冲信号),求出电路的状态转换图或时序图(工作波形),从中分析出电路的功能。

实验十 Moore型同步时序逻辑电路的分析与设计 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数4
  • 收藏数0 收藏
  • 顶次数0
  • 上传人杏杏铺
  • 文件大小17 KB
  • 时间2022-05-17