下载此文档

PZGLI007-品质管理-高速PCB设计的基本常识.doc


文档分类:汽车/机械/制造 | 页数:约10页 举报非法文档有奖
1/10
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/10 下载此文档
文档列表 文档介绍
高速PCB设计的基本常识
(一) 、电子系统设计所面临的挑战
随着系统设计复杂性和集成度的大规模提高,电子系统设计师 们正在从事100MHZ以上的电路设计,总线的工作频率也已经达到 或者超过50MHZ,有的甚至超过WOMHZo目前约50限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致 这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特 殊的形式,即信号的振荡发生在逻辑电平门限附近,多次跨越逻辑 电平门限会导致逻辑功能紊乱。反射信号产生的原因:过长的走线, 未被终结的传输线,过量电容或电感以及阻抗失配。
5. 4过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原
因。虽然大多数元件接收端有输入保护二极管保护,但有时这些过 冲电平会远远超过元件电源电压范围,损坏元器件。

串扰表现为在一根信号线上有信号通过时,在PCB板上与之相 邻的信号线上就会感应出相关的信号,我们称之为串扰。
信号线距离地线越近,线间距越大,产生的串扰信号越小。异 步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生 串扰的信号或屏蔽被严重干扰的信号。

EMI (EIectro-Magnet ic Interference)即电磁干扰,产生的问 题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为 当数字系统加电运行时,会对周围环境辐射电磁波,从而干扰周围 环境中电子设备的正常工作。它产生的主要原因是电路工作频率太 高以及布局布线不合理。目前已有进行EMI仿真的软件工具,但 EMI仿真器都很昂贵,仿真参数和边界条件设置又很困难,这将直 接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI
的各项设计规则应用在设计的每一环节,实现在设计各环节上的规
则驱动和控制。
(六)、避免传输线效应的方法
针对上述传输线问题所引入的影响,我们从以下几方面谈 谈控制这些影响的方法。

如果设计中有高速跳变的边沿,就必须考虑到在PCB板上存在 传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路 芯片更是存在这样的问题。解决这个问题有一些基本原则:如果采 用CMOS或TTL电路进行设计,工作频率小于10MHz,布线长度应 不大于7英寸。。如 果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯 片最大的布线长度应为0. 3英寸。如果超过这个标准,就存在传输 线的问题。
6. 2合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端 拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。 当使用高速逻辑器件时,除非走线分支长度保持很短,否则边沿快 速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形 下,PCB走线采用两种基本拓扑结构,即菊花链(Daisy Chain)布 线和星形(Star)分布o
对于菊花链布线,布线从驱动端开始,依次到达各接收端。如 果使用串联电阻来改变信号特性,串联电阻的位置应该紧靠驱动
端。在控制走线的高次谐波干扰方面,菊花链走线效果最好。但这 种走线方式布通率最低,不容易100%布通。实际设计中,我们是 使菊花链布线中分支长度尽可能

PZGLI007-品质管理-高速PCB设计的基本常识 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数10
  • 收藏数0 收藏
  • 顶次数0
  • 上传人蓝天
  • 文件大小90 KB
  • 时间2022-05-20