EDA技术项目六用硬件描述语言设计可编程逻辑器件.pptx

06 用硬件描述语言设计可编程逻辑器件项目导读到 20世纪 80年代, 计算机辅助设计技术在硬件电路设计中才得到普及与应用。在开始阶段,仅仅是利用计算机软件来实现印制电路版的布线, 随着大规模专用集成电路需求的不断增加,为了提高开发和研制的效率, 增加已有开发成果的可继承性以及缩短开发时间, 各 ASIC 研制和生产厂家相继开发了用于各自目的的硬件描述语言。在 EDA 建模和实现技术中, 用硬件描述语言对电子线路的表达和设计是最基本和最重要的方法, 因此硬件描述语言的学****在掌握 EDA 技术中具有十分重要的地位。硬件描述语言比电路知识目标能力目标? 1. 了解可编程逻辑器件。?2 . 理解硬件描述语言基本结构。?3 . 掌握硬件描述语言要素。?4 . 掌握硬件描述语言基本描述语句。?5 . 掌握硬件描述语言子程序、程序包和配置。? 1. 会选用可编程逻辑器件。?2 . 掌握并会使用硬件描述语言设计数字电路系统。任务 介绍可编程逻辑器件任务 硬件描述语言语法及结构任务浏览任务 介绍可编程逻辑器件 可编程逻辑器件的发展历程当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电路本身在不断地更新换代,由早期的电子管、晶体管、小中规模集成电路发展到超大规模集成电路以及许多具有特定功能的专用集成电路。但是,随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担,系统设计师们更愿意自己设计专用集成电路( ASIC )芯片,而且希望 ASIC 的设计周期尽可能短,最好是在实验室里就能设计出合适的 ASIC 芯片,并且立即投入实际应用之中,在此需求推动下出现了现场可编程逻辑器件(FPLD ),其中应用最广泛的当属现场可编程门阵列(FPGA )和复杂可编程逻辑器件(CPLD )。早期的可编程逻辑器件只有可编程只读存储器(PROM )、紫外线可擦除只读存储器(EPROM )和电可擦除只读存储器(EEPROM )三种。由于结构的限制,它们只能完成简单的数字逻辑功能。其后,出现了一类结构上稍复杂的可编程芯片,即简单的可编程逻辑器件(PLD ),它能够完成多种数字逻辑功能。, 其结构如图 6-1 所示。这一阶段的产品主要有 PAL (可编程阵列逻辑)和 GAL (通用阵列逻辑)。 PAL 由一个可编程的“与”平面和一个固定的“或”平面构成, “或”门的输出可以通过触发器有选择地被置为寄存状态。 PAL 器件是现场可编程的,它的实现工艺有反熔丝技术、 EPROM 技术和 EEPROM 技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列( PLA ),它也由一个“与”平面和一个“或”平面构成,但是这两个平面的连接关系是可编程的。 PLD 的表示方法 “单元”,单元的连接方式共有三种情况: (1)硬线连接。硬线连接是固定的连接,不可以编程改变,如图 6-2(a )所示。(2)可编程接通单元。它依靠用户编程来实现接通连接,如图 6-2(b )所示。(3)可编程断开单元。编程实现断开状态,这种单元又称为可编程擦除单元,如图 6-2(c )所示。 PLD 中的基本门电路符号如图 6-3 所示。图 6-3 (a)为与门;图 6-3 (b)为或门;图 6-3 (c)为输出恒等于 0的与门及其简化表示形式;图 6-3 (d)中与门的所有输入均不接通,保持“悬浮”的状态;图 6-3 (e)为具有互补输出的输入缓冲器;图 6-3 (f)为三态输出缓冲器。 可编程逻辑器件原理目前,应用最广泛的 PLD 主要是复杂可编程器件 CPLD (Complex Programmable Logic Device )和现场可编程门阵列 FPGA (Field Programmable Gate Array ),它们的使用方法基本一致,但规模和结构有较大的区别,内部结构的差异导致了它们在功能与性能上的差异。 ( )的 PLD 结构采用这种结构的 PLD 芯片有: ALTERA 公司的 MAX7000 、MAX3000 系列( EEPROM 工艺), Xilinx 公司的 XC9500 系列( Flash 工艺)和 Lattice 及Cypress 公司的大部分产品( EEPROM 工艺)。这种 PLD 的内部结构(以 MAX7000 为例,其他型号的结构与此相似)如图 6-4 所示。基于乘积项的 PLD 可分为三部分: 宏单元(Macrocell ), 可编程连线(PIA )和 I/O 控制块。宏单元是PLD 的基本结构,由它来实现基本的逻辑功能。图 6-4 中LAB A 、LAB