同步多线程处理器电路以及计算机程序产品及运行方法.docx

同步多线程处理器电路以及计算机程序产品及运行方法
专利名称：：同步多线程处理器电路以及计算机程序产品及运行方法
技术领域：
：本发明通常涉及计算机处理器体系结构，特别涉及同步多线程计算机处理器、相关的计算机程序产品及其运行方法。
背性能指标控制电路可以用于响应于新线程的创建而降低提供给至少一个处理电路的性能指标，从而将SMT处理器当前所运行线程的数量从小于或等于阈值增加到大于该阈值。根据本发明的多个实施例，该性能指标控制电路可用于随着SMT处理器当前所运行线程的数量超过上升的阈值中的每一个时，将处理电路的性能指标降低至多个下降的性能指标中的一个。根据本发明的多个实施例，该性能指标控制电路可用于为第一处理电路保持第一性能指标，并响应于SMT当前所运行线程的数量从小于或等于阈值增加至大于该阈值，为第二处理电路提供小于第一性能指标的第二性能指标。根据本发明的其他实施例，性能指标控制电路可用于基于所述SMT处理器当前所运行的大量线程，向SMT处理器中的处理电路提供性能指标。仍然根据本发明的其它实施例，线程管理电路可用于在创建线程后，将与SMT处理器相关的处理电路分配给SMT处理器中运行的线程。性能指标控制电路可用于基于所述SMT处理器当前所执行的，与至少一个阈值进行了比较的大量线程，向处理电路提供大量性能指标中的一个。仍然根据本发明的其它实施例，与SMT处理器相关的高速缓冲存储器可以包括标记存储器和数据存储器，基于所述SMT处理器当前所运行的大量线程，可以同步或在存取该标记存储器之后对该数据存储器进行存取。图1是举例说明传统同步多线程(SMT)处理器电路体系结构的方框图。图2是举例说明根据本发明的SMT处理器实施例的方框图。图3是举例说明根据本发明的线程管理电路实施例的方框图。图4是举例说明根据本发明的性能指标控制电路实施例的方框图。图5是举例说明根据本发明性能指标控制电路实施例的流程图。图6是举例说明根据本发明的高速缓冲存储器实施例的方框图。图7是举例说明根据本发明的SMT处理器实施例的方框图。图8是举例说明根据本发明的SMT处理器实施例的方框图。图9是举例说明根据本发明的SMT处理器实施例的方框图。图10是举例说明根据本发明的性能指标控制电路实施例的方框图。图11是举例说明根据本发明的性能指标控制电路实施例的流程图。具体实施例方式以下将参照附图对本发明进行更加充分地描述，在附图中示出了本发明的说明性实施例。然而，本发明可以以许多不同的形式实现，而并不应该认为局限于所述实施例；更确切地说，提供这些实施例是为了使公开的内容更透彻和全面，并且将会充分地向本领域技术人员传达本发明的范围。全文中，相同的数字表示相同的元件。应当了解，尽管在这里用术语“第一”和“第二”来描述多个元件，但是这些元件不应被这些术语所限制。这些术语只是用来区别一个元件和其他元件。因而，在不脱离所公开内容的范围内，以下所论述的第一元件可以被称为第二元件，同样，第二元件也可以被称为第一元件。作为本领域技术人员之一，将能够理解本发明可以具体表现为电路、计算机程序产品，和/或计算机程序产品。因此，本发明可以采取纯硬件的实施例，纯软件的实施例或结合软件和硬件特征的实施例的形式。此外，本发明可以采用在具有计算机可用程序代码的计算机可用存储介质上的计算机程序产品的形式。任何适用的计算机可读介质都