与输入数据同步的数字芯片的制作方法.docx

与输入数据同步的数字芯片的制作方法
专利名称：与输入数据同步的数字芯片的制作方法
本申请的发明是关于与输入数据同步的数字芯片。在数字技术中，常采用具有大量不同功能的芯片。例如在数字式电视接收机中，就有数块芯片共同工作。这类芯片都至少有一载寄存器，
而“或”元件不具有这样的负载寄存器。为此采用了不同的术语作逻辑区分“逻辑元件”和“逻辑门”。
双元件门dg中“或”元件OV的三个输入分别连接到第一数据同步器d1的输出，第二延迟元件V2的输出，和第二反相器i2的输出;这样，第三输入即第一反相器i1的反相输出信号。双元件门dg后接第二传送元件trz，此元件由第一两相时钟信号Z控制，其输出则连接到分频器ft的复位输入端rs。
图2中借助用虚线表示的连线用以表明迄今所叙述的第一电路可以加以改善。为此设置了“异或”门X，其第一输入连接到辅助数据同步器d1′的输出，其第二输入则通过第三延迟元件V3连接到辅助数据同步器d1′的输出它产生一等于时钟信号t的周期的延时。插在第二传送元件trz的输出和复位输入端rs之间的是第二“与”门u2的输入输出路径之一，此“与”门的另一输入接到“异或”门X的输出。经过这种改进，分频器ft的复位输入rs即受第二“与”门u2的输出控制。
这种改进将可避免由于数据信号的有效沿波度太小以致使数据开始传送的时刻不当而引起的误操作。
图3给出了图1和图2的本发明实例当n＝2，即时钟信号t的频率为数据输入时钟频率的2倍时所发生的一系列信号波形。两个两相时钟z，z-q的波形用10个相同的连续脉冲来表示，从图3顶行开始以1至10给予连续编号。这样，两相时钟z包含1、3、5、7、9的奇数脉冲，而两相时钟zq则含有2、4、6、8、10的偶数脉冲。各相应波形的左侧所示为图1和图2中对应信号的或在其输出端产生这些相应波形的那些子电路的引用字符。牛右侧各曲线由1至28连续编号。每一曲线中，带有字符和号码的基线代表所示两个双值电平中的较低(更“负”)的电平，即L电平。相应地，另一个就是H电平。这样，两相时钟z的奇数脉冲和两相时钟zq的偶数脉冲均处在H电平上。
编号3到14和15到26的两组曲线表明在输入数据de状态变化的两个不同时刻图2中各信号的波形。在编号3到14的曲线组中，输入数据de(曲线3)在时钟脉冲1、5和9中状态发生变化(由此很显见，数据输入时钟的频率等于两相时钟z，zq频率的一半)。在曲线15-26组中，(输入数据的)状态变化发生在时钟脉冲2、6和10中。曲线27和28表明数据传送的时刻。
如上所述，在曲线3中，当脉冲1为高电平H时状态发生变化，曲线3中这一状态变化是指由L电平变到H电平。此状态变化借助数据同步器d1与时钟信号z同步;这样，此状态变化在时钟脉冲2为H电平时出现在数据同步器d1的输出端，但要在时钟脉冲3为H电平时出现在数据同步器d1′的输出端，因为此同步器与时钟信号zq同步，所以被同步的信号在时钟脉冲3期间被传送到其输出端，参见曲线4和5。
当时钟脉冲4呈H电平时，数据同步器d1′的输出以反相形式(即L电平)出现在反相器i1的输出端，因为传送元件tr1被此时钟脉冲接通。
当时钟脉冲2为H电平时，“与”门u1的输出变为H电平，因为这时数据同步器d1及反相器i1的输出均为H电平。“与”门u1输出端的H电平一直持续到时钟脉冲