第三章--组合逻辑电路.ppt

第三章--组合逻辑电路
第一页，共127页。
作 业
3-1
3-2
3-4
3-9
3-29
3-15
3-27
3-18
3-30
3-32
3-34
7
第二页，共127页。
本章内容
第八节 常用中共127页。
所谓不完全描述，是指含有无关项的逻辑问题的描述。
三、用小规模集成电路实现不完全描述的组合逻辑电路设计
例3-3 设计一个将余3码变换成8421BCD码的组合逻辑电路。
解：
（1）约定：用A3 A2 A1 A0表示输入的余3码，用L3 L2 L1 L0表示输出的8421BCD码。
（2）根据题目要求，列出真值表。余3码中，0000，0001，0010，1101，1110，1111没有使用，所以在真值表中作为无关项处理。
7
第十五页，共127页。
真值表
7
第十六页，共127页。
（3）用卡诺图进行化简。（注意利用无关项）
化简后得到的逻辑表达式为：
7
第十七页，共127页。
（4）由逻辑表达式画出逻辑图。
7
第十八页，共127页。
第三节 组合逻辑电路中的竞争冒险
一、静态冒险的定义
二、静态冒险现象及其产生的原因
三、判断静态冒险现象的方法
四、静态冒险现象的消除方法
五、动态冒险的定义
7
第十九页，共127页。
概 述
在分析和设计组合逻辑电路时，认为输入信号、
输出信号已经处于稳定电平，并没考虑输入变化瞬间
的情况。为了保证系统工作的可靠性，应该考虑输入
信号变化瞬间电路的工作情况。由于门电路存在延迟
时间，在输入信号变化瞬间，电路的输出端口会出现
尖峰脉冲，此时称电路出现了冒险。
冒险
静态冒险
动态冒险
：出现在二级电路中
：出现在多级电路中
：出现在二级与或电路中
静态1冒险
静态0冒险
：出现在二级或与电路中
7
第二十页，共127页。
静态1冒险：在组合逻辑电路中，如果输入变化前、后稳态输出1，而转换瞬间出现0的毛刺。
一、静态冒险的定义
静态0冒险：在组合逻辑电路中，如果输入变化前、后稳态输出0，而转换瞬间出现1的毛刺。
静态1冒险
静态0冒险
7
第二十一页，共127页。
如：
理想情况：
实际情况：由于G1存在延迟，使A的下降沿滞后于A的上升沿，使得输出L出现高电平窄脉冲。
二、静态冒险现象及其产生的原因
7
第二十二页，共127页。
竞争：G2门的两个输入信号分别经过G1和A端两个路径在不同时刻到达的现象。
冒险：由于竞争在输出端产生干扰脉冲的现象。
注意：有竞争现象时不一定都会产生冒险。
7
第二十三页，共127页。
其中一个先从0变1时，输出信号可能出现不应该出现的‘1’信号—静态0冒险
在一定的条件下，如果门电路的输出端表达式可等价于两个互补信号的相乘或相加，就会产生竞争冒险。
其中一个先从1变0时，输出信号可能出现不应该出现的‘0’信号– 静态1冒险
三、判断静态冒险现象的方法
7
第二十四页，共127页。
如果令
A＝C＝0，则有
该电路存在静态0冒险。
例 判断逻辑函数
是否存在冒险。
解：
7
第二十五页，共127页。
四、消去竞争冒险的方法
1. 发现并消除互补变量
A
B
C
1
&
L
B = C = 0时
为消掉AA，变换逻辑函数式为
)
)(
(
C
A
B
A
L
+
+
=
可能出现竞争冒险。
A
A
F
=
BC
B
A
AC
F
+
+
=
7
第二十六页，共127页。
2. 增加乘积项,避免互补项相加
，
当A=B=1时
当A=B=1时
C
B
AC
L
+
=
+
AB
AB
0
1
A
0
0
0
1
0
1
1
1
L
B
C
00
01 11 10
可能出现竞争冒险
7
C
B
AC
L
+
=
第二十七页，共127页。
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险