毕业论文-指令系统及七段译码器设计.doc

课程设计任务书专业: 计算机科学与技术学号: 学生姓名: 设计题目:指令系统及七段译码器设计一、设计实验条件综合楼硬件: PC 机软件: Xilinx ISE ModelSim 汇编语言: VHDL 二、设计任务及要求 :19、25、42号指令; BCD 码加法器 4. 要求: 总线结构:单总线,数据总线位数 8位、地址总线 8位; 存储器:内存容量 64 K*8bit 控制器:用硬连线控制器实现 26 位微操作控制信号运算器:单累加器,实现加、减等8种操作外设: ——输入:用开关输入二进制量——输出: 7段数码管和 LED 显示指令系统规模: 64条指令, 7种类型, 5种寻址方式三、设计报告的内容 1、指令系统设计: 本次课程设计要设计的指令是第 19、 25、 42号指令, 要清楚各条指令的功能、指令类型、寻址方式等内容,本次设计用到的指令的相关内容如表 1 所示表1 本次要设计的指令 2、模型机硬件设计: 七段译码器因为计算机输出的是 BCD 码,要想在数码管上显示十进制数,就必须先把 BCD 码转换成 7 段字型数码管所要求的代码。我们把能够将计算机输出的 BCD 码换成 7 段字型代码,并使数码管显示出十进制数的电路称为“七段字型译码器”。 3、逻辑电路设计: 4位 BCD 码加法器加法器定义实现多位二进制数相加的电路称为加法器, 它能解决二进制中 1+1=10 的功能。【系统设计】 1、模型机逻辑框图(整机逻辑框图、芯片引脚及 CPU 逻辑框图如下图 1 、图 2 、图 3所示) 指令编号助记符指令类型功能 19 SUBC A, MM 算术运算指令从累加器 A 中减去寄存器 MM 地址的值, 减进位 25 OR A, R? 逻辑运算指令累加器 A“或”寄存器 R? 的值 42 JZ MM 逻辑运算指令当零标志 R_Z=1 时, 跳转到 MM 地址图1 整机逻辑框图图2 芯片引脚图3 CPU 逻辑框图 2、指令系统设计指令类型及寻址方式见表 1 3、微操作控制信号 1、 XRD :外部设备读信号,当给出了外设的地址后,输出此信号,从指外设读数据。 2、 EMWR :程序存储器 EM 写信号。 3、 EMRD :程序存储器 EM 读信号。 4、 PCOE :将程序计数器 PC 的值送到地址总线 ABUS 上(MAR) 。 5、 EMEN : 将程序存储器 EM 与数据总线 DBUS 接通,由 EMWR 和 EMRD 决定是将 DBU S 数据写到 EM 中,还是从 EM 读出数据送到 DBUS 。 6、 IREN :将程序存储器 EM 读出的数据打入指令寄存器 IR。 7、 EINT :中断返回时清除中断响应和中断请求标志,便于下次中断。 8、 ELP : PC 打入允许,与指令寄存器 IR3 、 IR2 位结合,控制程序跳转。 9、 FSTC :进位置 1, CY=1 10、 FCLC :进位置 0, CY=0 11、 MAREN :将地址总线 ABUS 上的地址打入地址寄存器 MAR 。 12、 MAROE :将地址寄存器 MAR 的值送到地址总线 ABUS 上。 13、 OUTEN :将数据总线 DBUS 上数据送到输出端口寄存器 OUT 里。 14、 STEN :将数据总线 DBUS 上数据存入堆栈寄存器 ST 中。 15、 RRD :读寄存器组 R0-R3 ,寄存器 R? 的选择由指令的最低两位决定。 16、 RWR :写寄存器组 R0-R3 ,寄存器 R? 的选择由指令的最低两位决定。 17、 CN :决定运算器是否带进位移位, CN=1 带进位, CN=0 不带进位。 18、 FEN :将标志位存入 ALU 内部的标志寄存器。 19、 WEN :将数据总线 DBUS 的值打入工作寄存器 W 中。 20、 AEN :将数据总线 DBUS 的值打入累加器 A 中。 21-23: X2~ X0 : X2 、 X1 、 X0 三位组合来译码选择将数据送到 DBUS 上的寄存器。 24-26: S2~ S0: S2、 S1、 S0 三位组合决定 ALU 做何种运算。 4、指令执行流程指令执行流程如表 2 所示:表2 指令的执行流程编号指令指令功能操作码节拍数微操作控制信号 19 SUBC A, MM 从累加器 A 中减去寄存器 MM 地址的值,减进位 010010XX T7 PC->MAR PCOE , MAREN, T6 EM → MAR EMEN,EMRD, MAREN T5 PC+1->PC WEN T4 EM->MAR EMEN,EMRD, MAREN T3 EM->W EMEN,EMRD, WEN 25 OR A, R? 累加器 A“或”寄存器 R? 的值 011000