判断题.doc

判断题一、逻辑代数基础( 20) 难度: 1 容易 1、与、或、非既是三种基本逻辑关系, 也是三种最基本的逻辑运算; (√) 2 、所有的逻辑运算都可以由与、或、非这三种基本逻辑运算复合而成;(√) 10、真值表、卡诺图、逻辑表达式、逻辑图、波形图等都是逻辑函数常用的表示方法,其中最有用的是逻辑图;(x) 16、逻辑代数中的变量只有两种取值:0和1, 其中 1比0大;(x) 18 、对逻辑函数进行化简的主要目的是为了让表达式变得简洁一些, 便于书写;(x) 1 、逻辑代数中有与普通代数相似的定理如:交换律、结合律、同一律等;(x) 难度: 2 适中 3 、逻辑代数又称为开关代数、布尔代数;(√) 4、利用卡诺图对逻辑函数进行化简比用公式法化简更简单;(x) 6 、摩根定理的两个表达式互为对偶式;(√) 7、逻辑函数的标准与或式中的乘积项必须全部是最小项;(√) 9、4 个逻辑上相邻的最小项相加, 合并的结果是消去了其中两个变量; (√) 11、N 个逻辑变量共有 2N 个最小项。(x) 14 、任意一个逻辑函数的所有最小项加起来恒等于 1;(√) 17、所谓逻辑函数的最简与或式, 就是要让逻辑函数中的乘积项最少、每一个乘积项的因子也要最少;(√) 2 、与普通代数对比,摩根定理是逻辑代数中特有的定理;(√) 3 、如果得到了一个函数的最简与或表达式,就可以得到其他几种类型的最简式;(√) 4、逻辑函数中的两个最小项相加, 可以消去乘积项里的一个因子;(x 难度: 3难 5 、在函数化简过程中,冗余定理是去掉多余乘积项的唯一方法; (x) 8 、在利用卡诺图对逻辑函数进行化简过程中,如果有约束项,化简时必须把所有约束项都利用完,才能得到最简表达式;(x) 12 、逻辑代数中,若 A· B=A+B ,则有 A=B 。(√) 15 、卡诺图中最小项的排列顺序是按照其编号从小到大依次排列的; (x) 20 、一个最小项,只要把原变量当成 1 、反变量当成 0 ,便可以直接得到它的编号;(√) 5 、在函数的卡诺图中几何相邻就是指:图中紧挨着的和任一行或列两头的最小项,他们必然是逻辑上相邻的;( 6 、卡诺图可以适用于所有的逻辑函数的化简;(x 7 、在利用卡诺图对有约束项的函数进行化简时,必须把所有的约束项用完;(x8、 Y?A(B?C)?CD 的对偶式是 Y1??(A?BC) (C?D) (√) 难度: 4 较难 13、 F?AB?C?D?E ,则 F 的反函数 F?(A?B)?C?D?E (√) 19、卡诺图的优点是用几何相邻形象直观地表示了逻辑函数各最小项在逻辑上的相邻性,便于用来求逻辑函数的最简与或表达式;(√) 9、 Y?A(B?C)?CD 的反函数是 Y1?A?BC ? C?D (x 二、门电路( 21) 难度: 1 容易 5 、半导体三极管是一种电流控制开关元件,与之相对应的集成门电路是 TTL ;(x) 6、 MOS 管和三极管一样具有开关特性,不管是用电压还是电流信号都可以控制其开和关;(x) 7 、门电路中的三极管一般是工作在截止区和放大区的;(x) 8 、门电路中的 MOS 管一般是工作在截止区和恒流区的;(√) 17 、通常 CMOS 集成门电路多余的输入端口是不允许悬空的; (√) 16 、假如 TTL 门电路多余的输入端口悬空不接,则在运算过程中默认为低电平;(x) 18、 CMOS 集成门电路与 TTL 集成门电路相比最突出的优点就是电路结构简单;(x) 10、所谓有开关特性的元件包括: 二极管、三极管和 MO S管;(√) 11 、不管是 CMOS 还是TTL门电路的输出端都不能接地或电源; (√) 难度: 2 适中 11、 TTL 集成门电路是指门电路的输入级和输出级都是采用三极管作为开关器件;(√) 2、 OC 门的输出端可以并接,实现线与功能。(√) 9 、半导体开关的静态特性不如机械开关,但其动态特性要好很多; (√) 15 、门电路的扇出系数就是指其带同类型门的数量;(√) 19、 OC 门和 OD 门一样都可以实现线与功能;(√) 20、 CMOS 集成门电路的电源电压范围比较宽, TTL 集成门电路所用的 5V 电源, CMOS 集成门也可以用;(√) 12 、两个 OD 门的输出端可以并联使用,不需要外接电源也可以实现线与功能;(x) 13 、逻辑门电路的动态特性好坏取决于其传输延迟时间的大小; (√) 难度: 3难 1 、逻辑门电路的输入端噪声容限愈大,其抗干扰能力越小。(x) 3 、三态门有三种状态,即输出高电平、低电平和高阻状态,分别代表三种不同的逻辑值。(x) 4、 TTL 逻辑门的输出端可以并接,实现线与功能。(x) 10、 CMOS 集成门电路是指电路中的 MOS 管都是用的