Moore型同步时序逻辑电路的分析与设计.doc

一、实验目的 1. 掌握 RS 触发器、集成 D 、 JK 触发器特性及其检测方法; 2. 掌握同步时序逻辑电路的分析、设计方法; 3. 掌握时序逻辑电路的测试方法。二、实验原理 1. 基本 RS 触发器与非型直接 RS 触发器由两个与非门交叉耦合而成, 是最简单的触发器。特性方程如下。 n+1' ' ' "1"( ) n Q S R Q R S  约束条件 2. 维阻 D 触发器维阻 D 触发器输入端有 Rd ’,Sd ’,Cp,D, 输出端为。在 cp 无上升沿到达时, =Rd ’, 当 Cp 的上升沿到达时= 。 3. 主从 JK 触发器主从 JK 触发器输入端有 Rd ’,Sd ’,Cp,J,K, 输出端为。在 cp 无下降沿到达时, =Rd ’,当 Cp 的下降沿到达时 n+1' n n Q J Q K Q   。 4. Moore 型时序逻辑电路的分析方法根据电路图(逻辑图)搭接电路。根据电路要求输入对应的时钟信号,求出电路的状态转换图或时序图,从中分析出电路的功能。 5. Moore 型同步时序逻辑电路的设计方法(1 ) 分析题意,求出状态转换图; (2 ) 状态化简:将电路中的等效状态合并为一个状态; (3) 重新确定电路状态数 N ,并求出触发器数: 1 2 2 n n N  ; (4 ) 选择触发器类型( ); (5 ) 列出状态转换表,求状态方程、驱动方程; (6 ) 画时序电路图; (7 ) 时序状态检验,应进行自启动检验,以免电路进入无效状态而不能自启动; (8 ) 功能仿真,时序仿真。 6. 同步时序逻辑电路设计举例设计 421 模5 加法计数器(1 )状态转化图: (2 )状态转换表: 3 nQ 2 nQ 1 nQ +1 3 nQ +1 2 nQ +1 1 nQ Y 0000010 0010100 0100110 0111000 1000001 其他×××× (3 )利用卡诺图得到状态方程为 1 1 3 1 1 2 2 1 2 1 1 3 2 1 3 ' ' ' ' n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Y Q   (4 )确定触发器的类型及个数,根据所选择的触发器求出驱动方程,并画出逻辑图三、实验仪器 1. 直流稳压电源 1 台 2. 任意波信号发生器 1 台 3. 数字万用表 1 台 4. 电子技术综合实验箱 1 台 5. 数字示波器 1 台四、实验要求 1. 自拟实验步骤,验证与非型直接 RS 触发器、 D 触发器、 JK 触发器逻辑功能; 2. 验证同步模 5 ( 421 码)加法计数器(采用 D 触发器设计) (1 ) 画出逻辑图,标出所用芯片管脚,在试验箱上完成电路搭接; (2 ) 自拟实验步骤,采用单脉冲验证设计重要性,求出电路时序图,完整状态转换图; 3