DDS直接数字频率合成器实验报告(DOC).doc

DDS直接数字频次合成器实验报告(DOC)
DDS直接数字频次合成器实验报告(DOC)
1/28
DDS直接数字频次合成器实验报告(DOC)
直接数字频次合成器（ DDS）实验报告
二、设计原理 4
4
4
三、设计要求 6
6
6
四、设计内容 6
6
10
12
（ROM） 13
19
21
22
23
五、电路调试仿真与程序下载 24
六、示波器波形图 25
七、实验中碰到的问题及解决方法 25
八、电路改良 26
九、实验感想 28
十、参照文件 28
DDS直接数字频次合成器实验报告(DOC)
DDS直接数字频次合成器实验报告(DOC)
5/28
DDS直接数字频次合成器实验报告(DOC)
3
DDS直接数字频次合成器实验报告(DOC)
DDS直接数字频次合成器实验报告(DOC)
28/28
DDS直接数字频次合成器实验报告(DOC)
直接数字频次合成器（ DDS）实验报告
一、设计内容
设计一个频次及相位均可控制的拥有正弦和余弦输出的直接数字频次合成器（ Direct
DigitalFrequencySynthesizer简称DDFS或DDS）。
二、设计原理

直接数字频次合成器（DirectDigitalFrequencySynthesizer简称DDFS或DDS）是
一种鉴于全数字技术，从相位观点出发直接合成所需波形的一种频次合成技术。

DDS的基本构成构造以下列图2-1所示，其主要由频次预置与调理电路、累加器、波性储存器（如正弦波数据表等）、D/A变换器及低通滤波器等几部分构成。
图2-1DDS整体电路工作原理图
此中相位累加器由 N位加法器和N位寄存器构成。每来一个时钟clock，加法器就将
频次控制字fcontrol与累加寄存器输出的累加相位数据相加，相加的结果又反应送至累加寄
存器的数据输入端，以使加法器在下一个时钟脉冲的作用下持续与频次控制字相加。这样，相位累加器在时钟作用下，不停对频次控制字进行线性相位累加。由此能够看出，相位累加器在每一个时钟脉冲输入时，把频次控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频次就是DDS输出的信号频次。用相位累加器输出的数
据作为波形储存器的相位取样地点， 这样便可把储存在波形储存器内的波形抽样值 （二进
制编码）经查找表查出，达成相位到幅值变换。波形储存器的输出送到 D/A变换器，由
D/A变换器将数字信号变换成模拟信号输出， DDS信号波流程表示图如图 2-2所示。
DDS直接数字频次合成器实验报告(DOC)
DDS直接数字频次合成器实验报告(DOC)
7/28
DDS直接数字频次合成器实验报告(DOC)
4
DDS直接数字频次合成器实验报告(DOC)
DDS直接数字频次合成器实验报告(DOC)
28/28
DDS直接数字频次合成器实验报告(DOC)
直接数字频次合成器（ DDS）实验报告
图2-2DDS工作流程表示图
因为相位累加器为N位，相当于把正弦信号在相位上的精度定为
N位，所以分辨率
为
1
。若系统时钟频次为
fc，频次控制字fcontrol为1，则输出频次为
2N
fout
fc
2N
这个频次相当于“基频”。若fcontrol为K，则输出频次为：
K fc
fout 2N
当系统输入时钟频次 fc不变时，输出信号的频次由频次控制字 K所决定。由上式可
得：
2N
fout
K
fc
此中，K为频次字，注意K要取整，有时会有偏差。
选用ROM的