数字频率计课程设计报告.docx

Modified by JEEP on December 26th, 2020.
数字频率计课程设计报告
信息科学与工程学院
数字频率计
设计报告书
前 言
摘 要：在电子技术中，频率是最基本的参数之冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计数，所以被测频率fＸ= N Hz
同时由图可知数字频率计由八部分组成:时基电路，逻辑控制电路，闸门电路，整形电路，计数电路，锁存器，译码显示器和振荡电路。
时基信号发生器提供标准的时间脉冲信号，其高电平持续时间为1S。闸门电路由标准时间信号进行控制，在时基脉冲的上升沿到来时闸门开启，计数器开始计数，在同一脉冲的下降沿到来时，闸门关闭，计数停止计数。同时逻辑控制电路产生一个锁存信号输送到锁存器的使能端将结果锁存，并把锁存结果输送到译码器来控制七段显示器，这样就可以得到被测信号的数字显示的频率。而在锁存信号的上升沿到来时，逻辑控制电路产生一个清零信号将计数器清零，为下一次测量做准备，实现了可重复使用，避免两次测量结果相加使结果产生错误。被测信号频率通过计数锁存可直接从计数显示器上读出。
各点的波形如图；
数字频率计的工作时序波形
其中，1路为未知频率波形，2路为时基波形，3路为计数信号波形，4路为锁存信号波形，5路为清零信号波形。
逻辑控制单元的作用有两个：
其一，产生清零脉冲④，使计数器每次从零开始计数；
其二，产生所存信号⑤，是显示器上的数字稳定不变。这些信号之间的时序关系如图2（b）所示数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译码显示电路组成
第四章
单元电路设计及分析
时基电路
时基电路的功能是产生一个高电平持续时间为1S的信号送到闸门电路以及一个周期为1S的信号送到逻辑控制电路。它由两部分组成，是一个32768和一个CC4060芯片以及两个T‘触发器组成。32768的核心是晶体振荡管，晶体振荡管提供一个频率稳定的32768hz的方波信号，由32768和CC4060连成的电路产生的2HZ脉冲信号送到逻辑控制电路，此脉冲信号在经过一个T
’触发器分频后得到高电平持续时间为1S的脉冲信号送入闸门。
时基信号电路图如下；
逻辑控制电路
逻辑控制电路的功能是在计数器计数完成后产生一个3S
的锁存信号输送到锁存器的使能端将结果锁存，并把锁存结果输送到译码器来控制七段显示器，这样就可以得到被测信号的数字显示的频率。而在锁存信号的上升沿到来时，逻辑控制电路产生一个清零信号将计数器清零。
逻辑控制电路由一个74LS160芯片和一个74LS138芯片组成以及两个非门。选用74LS160和一个非门改装成一个五进制计数器，再把五进制计数器前三个输出端对应的接到74LS138的三个输入端A2，A1，A0，从时基电路送来的周期为1S的脉冲信号输送到74LS160的ＣＰ端，于是在脉冲信号的不断作用下７４ＬＳ１３８的输出端从Ｙ０～Ｙ４的非之间不断变化。其中Ｙ０的非信号经过一个非门送到计数器的Ｓ１，Ｓ２端使计数器能够正常计数，Ｙ１的信号即是锁存信号，送到锁存器的ＣＰ端，Ｙ４的非信号是清零信号，送到锁存器的ＣＰ端。
其电路图如下：
计数器
计数器的功能是对闸门送来的被测信号的频率进行测量计数。根据精度要求，采用６个十进制计数器级联，构成Ｎ＝１０六次方计数器。十进制计数器仍采用７４ＬＳ１６０实现。闸门电路的输出送到每个７４ＬＳ１６０的ＣＰ端，计数器在７４ＬＳ１３８的后输出信号的控制下对被测信号进行脉冲送数。其中计数器的清零信号由７４ＬＳ１３８的Ｙ４的非输出端提供，控制信号由７４ＬＳ１３８的Ｙ０的非输出端提供，计数器输出结果后送入锁存器。
其电路图如下；
锁存电路
锁存器的作用是将计数器在1s结束时的计数值进行锁存，使显示器获得稳定的测量值。因为计数器在1s内要计算成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的输出而变化，不便于读数。如图2所示，1s的计数结束时。逻辑控制电路发出的锁存信号，将计数器此时的值送到译码器，因此显示器的数字是稳定的。
选用了三片8D锁存器74LS273可以完成上述锁存功能。74LS273的真值表如表1所示。
表1 74LS273真值表

当时钟脉冲CP的上升沿到来时，锁存器的输出等于输入，即Q=D。从而将六个个十进制计数器即个位、十位、百位、千位、万位、十万位的输出值送到锁存器的输出端。正脉冲结束后，无论输入端D为何值，输出端Q的状态仍然保持原来的状态。所以在计数周期内，计数器的输出不会送到译码显示器。
锁存电路如下：
显示译码电