高速数字电路设计.doc

高速数字电路设计
第一章互连设计的重要性
在现代,光速是太慢了。
平常,大量的人为数字设计要求把时间控制在皮秒(ps)范围内。100ps的时间相当于光从人的鼻子到眼睛时间(100ps内,)。和系统板的很多级别一样,速率级别不局限在芯片的级别上,例如,计算机主板。这些导线在高频系统里,导线不再是简单的导线,而是描述高频效应和行为的,称作传输线,它用于传输电信号给相邻的器件或者从相邻器件接收电信号。如果没有很好地处理这些传输线,他们能无意的毁灭系统的时序安排。数字设计被赋予模拟电路的复杂性和更多。然而,它也不是总是这样。数字设计技术是科学发展的一个显著例子。它是一个继续往前发展的范例。确实,它是一个在科技公司销售部门的公共信条,就是“当市场调查告诉你公众需要某种产品的时候,这个消息对你来说已经太迟了。”
这个讯速的发展对技术改进产生障碍,这本书将帮你解决这些问题。这个问题就是现代数字设计需要的知识,这些知识以前是不需要的。因为这个,当前许多从事数字设计的设计师不具备现代高速设计知识。这个事实导致的大量(信息)在工程圈里误传,令人感到惊讶。通常,高速设计的理论被传得有几分神秘。无论如何,这个问题因为必需的知识难以获得,使问题没有发生转向。实际上,许多在电子工程学科里类似的理论被人们用了几十年,例如,射频设计和微波设计。问题在于,大多数在一些需要
项目的参考书籍,被应用到数字设计里是太抽象了,或者它们太接近实际,要有足够的理论去完全理解这些科目。这本书针对数字设计领域,阐述理解和解决当前和将来的问题需要的理论知识,适合在职工程师和在校学生参考。对一个成功的现代高速设计,这本书提供了很有参考价值的内容。
基本原理
众所周知,在数字设计的基本概念里,用1和0来描述信号,进行信息的传输。具代表性的包括发送和接收连续的梯形电压信号,,低电平是0。这种传输数字信号的导体路径被称做互连。互连包括从一芯片发射一个信号到另一个芯片接收信号整个电气路径。包括芯片封装、连接器、插座,也包含各种的附加结构。一组互连被看做一个总线。一个接收器区分高、低电平的电压区域被称做临界区域。在这个区域里,接受器不是切换到高电平就是切换到低电平。在芯片里,实际的开关电压随着温度,供电电压,硅化过程和其它的因素而变化。从系统设计师的观点,有高和低电压阀值,如和接收芯片有关联的Vih 和 Vil ,就是芯片在所有的环境下都能保证接收到的高或低的电压值。因此,设计师必须保证这个系统能够在所有的情形下,传送高电平,简要来说,下降到Vih下面,低电压仍然有Vil,从而保证数据的完整性。
为了使数字系统运行速度最大化,时序通过临界区域必需尽可能快。在理想状态下,无限的快速边缘速率被利用,虽然有许多预防这种现象的实际问题。事实,几百PS的边缘速率还是会碰到的。
读者可以用傅立叶分析来校验高速的边缘速率,更高的频率可以在信号的光谱里发现。在这里,可以说是难点。每一个导体有一个电容、电感和由频率定值的阻抗。在足够高的频率下,这些问题没有一
项是可以忽略的。因此,一根导线不再是一根简单的导线,在从驱动器件到接收器件波形传输过程里,分布式无源器件会产生延迟和短暂的阻抗导致波形变形失真,这时导体连结它周围的所有内容,它是导体周围的电磁场的结合物。这些信号互连会干扰别的信号和被别的信号干扰(串扰)。此外,在高频状态下,复杂的交互作用发生在不同器件互连之间,如封装、连接器、过孔、弯曲处。所有的这些高速度效果容易产生奇怪的、扭曲的波形,的确给设计师一个高速逻辑信号的一个完全不同的视野波形。每个在互连附近的构件的物理和电气特性,在一个简单的任务里充当很重要的角色,就是在适当的时间里通过Vih和Vil保证正确信号的传输。这些事物也决定将有多少能量系统进入空间里发射,将会导致决定系统是否遵从政府的发射要求。我们将在后面的章节中看到怎样去解决这些问题。
当一个导体必需考虑分散式的电感和电容时,这时导体被称做传输线。通常,这是在考虑信号在最高频时的波长及电路的物理特性大小的情形。在数字领域,因为边缘速率几乎决定最大的频率范围,,电路的大小可看作是上升时间和下降时间的一个关系。在一个典型的电路板上,一个信号的传输速度大约是光速的一半(正确的公式在后面的章节中给出)。因此500ps的边缘速率在一个电路走线上占据的长度大约3英寸。通常,任何电路长度至少是边缘速率的1/10的长度,就被当作传输线来考虑。
影响高速设计最困难的方面之一是有大量的可变因素影响数字设计的结果。一些变数是可控制的,一些强大的设计师在随机的变化里生存。在高速设计的困难之一是如何处理许多变数,不管它们是否可以控制。经常由