数字逻辑第7章.ppt

数字逻辑第7章
Click here to modify the text , you may post text here . Click here to modify the text . Click here to modify t被选中的存储元一定是当X选择线和Y选择线有效时交叉点的那个存储元，然后对该存储元进行读出和写入操作。
地址译码器方法 :双译码结构－由行译码器和列译码器共同译码，输出为存储矩阵的行列选择线共同确定欲选择 的地址单元。
一、静态随机存储器（SRAM）
1、结构与工作原理
二、SRAM的存储单元
六管N沟道增强型MOS管
存储器容量的扩展
位扩展方式
适用于每片RAM,ROM字数够用而位数不够时
接法：将各片的地址线、读写线、片选线并联即可
例：用八片1024 x 1位→ 1024 x 8位的RAM
字扩展方式
适用于每片RAM,ROM位数够用而字数不够时
1024 x 8
RAM
例：用四片256 x 8位→1024 x 8位 RAM
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
输入／输出（I/O）线并联
要增加的地址线A8～A9与译码器的输入
相连，译码器的输出分别接至4片RAM的
片选控制端
例1:有256×4位芯片，问地址线多少位，数据线多少位？
例2:使用256×4位芯片组成1024×4位存储器，问需要多少芯片?
例3:使用256×4位芯片组成256×16位存储器，问需要多少芯片?
例4:使用256×4位芯片组成2048×32位存储器，问需要多少芯片?
用存储器实现组合逻辑函数
依据：ROM是由与阵列和或阵列组成的组合逻辑电路。
　　１．将与阵列地址端A0～An当作逻辑函数的输入变量，则可在地址译码器输出端（即字线）上产生全部最小项；
　　２．或阵列的输出（位线）是将与之相连字线上的信息相或以后作为输出的，因此在数据输出端可获得有关最小项相或的表达式。
　　结论：ROM有几个数据输出端，即可获得几个逻辑函数的输出。
　　方法：列出函数的真值表，直接画出存储矩阵的阵列图。
？
回顾与思考：译码器实现组合逻辑函数的方法及步骤？
举例
第七章****题
一、判断
，每个存储单元可存放一位二进制信息。（√ ）
，以防止电容上存储的信息丢失。（√ ）
×8的RAM构成容量为32K×8的RAM是位扩展。（× ）
。（× ）
。（× ）
。（ √ ）
（存储矩阵）是可编程阵列。（ √ ）
（地址译码器的输出）都一定是最小项。（ √ ）
二、选择
×8的存储器有 BD 个存储单元。

×8的RAM，需要 D 片容量为256×4的RAM。

×8的RAM需要 C 根地址线。

，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有 C 条。

，则该存储器的容量为 C 。
×3 ×8 ×8 D. 256×256
A 功能。

×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为 D 。

，当电源断掉后又接通，存储器中的内容 C 。

×1的静态RAM具有 AA 。