组成原理.doc

1
存储器
运算器
控制器
适配器
系统总线
输入设备
输出设备

（2）并行进位方式
解 ：（1）串行进位方式：
　C1 = G1 + P1 C0 其中： G1 = A1 B1 ， P1 = A1⊕B1
C2 = G2 + P2 C1 　　 G2 = A2 B2 ， P2 = A2⊕B2
C3 = G3 + P3 C2 　　 G3 = A3 B3 ， P3 = A3⊕B3
C4 = G4 + P4 C3 　　 G4 = A4 B4 ， P4 = A4⊕B4
(2) 并行进位方式：　
C1 = G1 + P1 C0
C2 = G2 + P2 G1 + P2 P1 C0
C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0
C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1 + P4 P3 P2 P
5
1 C0
　　其中 G1-G4 ，P1-P4 表达式与串行进位方式相同。
；问：
（1）该存储器能存储多少个字节的信息
（2）如果存储器由512k*8位sram芯片组成，需要多少片
（3）需要多少位地址做芯片选择。
解：（1）∵ 2的20次幂= 1M， ∴ 该存储器能存储的信息为：1M×32/8=4MB
　　（2）（1000/512）×（32/8）= 8（片）
　　（3） 需要1位地址作为芯片选择。
，其地址码为26位，若使用4M*8位的DRAM芯片组成该机所允许的最大主存空间并选用内存条结构形式，问：
（1）若每个内存条为16M*64位，共需几个内存条。
（2）每个内存条内共有多少DRAM芯片
（3）主存共需多少DRAM芯片，CPU如何为选择各内存条
解：(1).　共需模块板数为m：
　　　　　　m=÷=64 (块)　
　　(2). 每个模块板内有DRAM芯片数为n:
　　　　　　n=(/) ×(64/16)=16 (片)
　　(3) 主存共需DRAM芯片为：16×64=1024 (片)
每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过6：64译码器译码产生片选信号对各模块板进行选择。
5
*8位的DRAM芯片构成64k*32位存储器，要求：
（1）画出该存储器的组成逻辑框图。
（2），cpu在1us内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？
解：（1）组成64K×32位存储器需存储芯片数为
　　　　　　N=（64K/16K）×（32位/8位）=16（片）
　　　　 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号 ，逻辑